(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-26153 (P2002-26153A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.Cl.'		識別記号	ΡI			テーマコード(参考)
H01L	21/8247		H01L	27/10	434	5F001
	27/115			29/78	371	5F083
	29/788					
	29/792					

審査請求 未請求 請求項の数16 OL (全 35 頁)

(21)出願番号	特顧2000-208341(P2000-208341)	(71)出顧人	000003078
			株式会社東芝
(22)出顧日	平成12年7月10日(2000.7.10)		東京都港区芝浦一丁目1番1号
		(72)発明者	野口 充宏
			神奈川県横浜市磯子区新杉田町8番地 株
	•		式会社東芝横浜事業所内
		(72)発明者	作井、康司
		1	神奈川県横浜市磯子区新杉田町8番地 株
			式会社東芝橋浜事業所内
		(74)代理人	100058479
			弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 半導体メモリ

(57)【要約】

【課題】 選択ゲートを持つセルアレイに関し、高密度 セル配置を実現する。

【解決手段】 セレクトゲートトランジスタS1, S2は、電荷蓄積層26ssl, 26gslを有し、セレクトゲートトランジスタS1, S2の構造は、メモリセルM0, M1, ・・M15の構造と同じになっている。セレクトゲート線27(SSL), 27(GSL)が配置される配線層は、コントロールゲート線WL0, WL1,・・・WL15が配置される配線層と同じである。電荷蓄積層26ssl, 26gslは、例えば、シリコン窒化膜から構成される。セレクトゲートトランジスタS1, S2の閾値設定に関しては、消去/書き込み時に、電荷蓄積層26ssl, 26gsl内の電荷量が飽和状態になることを利用し、セレクトゲートトランジスタS1, S2の閾値分布を狭い範囲に収める。



【特許請求の範囲】

【請求項1】 半導体領域上に形成され、第1ノードと第2ノードの間に直列又は並列に接続される複数個のメモリセルと、前記第1ノードと第3ノードとの間に接続される選択スイッチング素子とを具備し、前記複数個のメモリセルと前記選択スイッチング素子は、共に、電荷蓄積層を有し、前記複数個のメモリセルの電荷蓄積層の材料及び厚さと前記選択スイッチング素子の電荷蓄積層の材料及び厚さとは、実質的に同じであることを特徴とする半導体メモリ。

【請求項2】 前記複数個のメモリセルの各々は、コントロールゲート電極を有し、前記選択スイッチング素子は、前記コントロールゲート電極と同じ構造を有するセレクトゲート電極を有し、前記コントロールゲート電極が配置される配線層と前記セレクトゲート電極が配置される配線層は、同じであることを特徴とする請求項1記載の半導体メモリ。

【請求項3】 前記複数個のメモリセルの電荷蓄積層及び前記選択スイッチング素子の電荷蓄積層は、互いに分離され、前記電荷蓄積層は、不純物を含むSi、SiG 20 e及びGeを含む導電体、並びに、SiN、チタンオキサイド、タンタルオキサイド又はアルミナを含む絶縁体のうちから選択される1つから構成されることを特徴とする請求項1記載の半導体メモリ。

【請求項4】 前記複数個のメモリセルの電荷蓄積層及び前記選択スイッチング素子の電荷蓄積層は、互いに一体化され、前記電荷蓄積層は、SiN、チタンオキサイド、タンタルオキサイド又はアルミナを含む絶縁体のうちから選択される1つから構成されることを特徴とする請求項1記載の半導体メモリ。

【請求項5】 前記複数個のメモリセルと前記選択スイッチング素子が配置される素子領域を取り囲む素子分離 絶縁膜を具備し、前記複数個のメモリセルの電荷蓄積層 及び前記選択スイッチング素子の電荷蓄積層は、前記素 子領域上のみに配置されることを特徴とする請求項3又 は4記載の半導体メモリ。

【請求項6】 前記複数個のメモリセルと前記選択スイッチング素子が配置される素子領域を取り囲む素子分離 絶縁膜を具備し、前記複数個のメモリセルの電荷蓄積層 及び前記選択スイッチング素子の電荷蓄積層は、前記素 40 子領域上及び前記素子分離絶縁膜上に配置されることを 特徴とする請求項4記載の半導体メモリ。

【請求項7】 前記複数個のメモリセル及び前記選択スイッチング素子は、共に、前記半導体領域と前記電荷蓄積層の間に絶縁膜を有し、前記選択スイッチング素子の絶縁膜の厚さは、前記複数個のメモリセルの絶縁膜の厚さよりも厚いことを特徴とする請求項3又は4記載の半導体メモリ。

【請求項8】 前記選択スイッチング素子は、セレクト なく、かつ、前記書き込み動作において第2の値よりも ゲート電極と、前記セレクトゲート電極と前記選択スイ 50 大きくなることはないことを特徴とする請求項14記載

ッチング素子の電荷蓄積層との間に配置される絶縁膜とを有し、前記選択スイッチング素子に対する書き込み又は消去時に、前記絶縁膜に流れる電流は、前記半導体領域と前記選択スイッチング素子の電荷蓄積層との間に流れる電流以上となることを特徴とする請求項1記載の半導体メモリ。

【請求項9】 前記選択スイッチング素子の閾値は、消 去動作において、一定値に収束する方向に変化すること を特徴とする請求項1記載の半導体メモリ。

10 【請求項10】 前記選択スイッチング素子の閾値は、 書き込み動作において、一定値に収束する方向に変化す ることを特徴とする請求項1記載の半導体メモリ。

【請求項11】 前記複数個のメモリセル及び前記選択 スイッチング素子は、共に、第1導電型ウェル領域内に 配置される第2導電型電界効果トランジスタから構成さ れることを特徴とする請求項1記載の半導体メモリ。

【請求項12】 前記選択スイッチング素子は、前記選択スイッチング素子の電荷蓄積層上に絶縁膜を介して配置されるセレクトゲート電極を有し、前記半導体領域の電位は、前記セレクトゲート電極の電位に対して正方向に設定されることを特徴とする請求項1記載の半導体メモリ。

【請求項13】 前記複数個のメモリセル及び前記選択スイッチング素子は、それぞれ前記電荷蓄積層上に絶縁膜を介して配置されるゲート電極を有し、前記複数個のメモリセルのゲート電極及び前記選択スイッチング素子のゲート電極は、共に、一方向に延び、かつ、前記第3ノードに接続されるデータ転送線に直交していることを特徴とする請求項1記載の半導体メモリ。

【請求項14】 電荷蓄積層を有する選択スイッチング 素子及び電荷蓄積層を有するメモリセルから構成される セルユニットを有する半導体メモリの閾値設定方法にお いて、消去動作により、前記選択スイッチング素子の関 値及び前記メモリセルの閾値を共に負にする工程と、書 き込み動作により、前記選択スイッチング素子の閾値を 正にする工程と、前記選択スイッチング素子の閾値が正 になったか否かを検証し、前記選択スイッチング素子の 閾値が正になっていない場合には、再書き込み動作を行 う工程と、前記選択スイッチング素子の閾値を正にした 後、前記選択スイッチング素子の閾値を設定範囲内に収 めるための書き込み動作を行う工程と、前記選択スイッ チング素子の閾値が前記設定範囲内に収まったか否かを 検証し、前記選択スイッチング素子の閾値が前記設定範 囲内に収まっていない場合には、前記再書き込みを行う 工程とを具備することを特徴とする半導体メモリの閾値 設定方法。

【請求項15】 前記選択スイッチング素子の閾値は、 前記消去動作において第1の値よりも小さくなることは なく、かつ、前記書き込み動作において第2の値よりも 大きくなることはないことを特徴とする請求項14記載

の半導体メモリの閾値設定方法。

【請求項16】 前記再書き込みにより、前記選択スイ ッチング素子の閾値は、前記第2の値に収束することを 特徴とする請求項15記載の半導体メモリの閾値設定方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高密度なセル配置 を可能とした半導体メモリに関する。

[0002]

【従来の技術】デジタルビットデータがフローティング ゲート電極内の電荷量として格納される不揮発性半導体 メモリ (EEPROM) は、よく知られている。

【0003】メモリセルに記憶されたデジタルピットデ ータは、フローティングゲート電極内の電荷量をメモリ セル (MOSFET) のコンダクタンスの変化量として 測定することにより、メモリセルから読み出すことがで きる.

【0004】ところで、現在、研究開発が進められてい る不揮発性半導体メモリのうち、NAND型EEPRO 20 MやAND型EEPROMは、セレクトゲートトランジ スタ数 (選択スイッチング素子数) をメモリセル数より も大幅に減らすことができるため、メモリセルの高密度 化に適したメモリということができる。

【0005】NAND型EEPROMは、周知のよう に、複数個のメモリセルを直列接続したセルユニットを 備えることによりメモリセルの高密度化を実現する。ま た、AND型EEPROMは、周知のように、複数個の メモリセルを並列接続したセルユニットを備えることに よりメモリセルの高密度化を実現する。

【0006】しかし、従来のNAND型EEPROMや AND型EEPROMでは、セレクトゲートトランジス タ (選択スイッチング素子) のセレクトゲート線の低抵 抗化を図るため、セレクトゲート線が配置される配線層 よりも上の配線層に、セレクトゲート線よりも低抵抗な 配線(いわゆる裏打ち配線)を配置し、一定間隔で、セ レクトゲート線と裏打ち配線とのコンタクト領域(いわ ゆるシャント領域)を設けていた。

【0007】従って、従来では、このような裏打ち配線 やシャント領域のために、メモリセルアレイ領域が拡大 40 し、チップ面積を小さくすることが困難であった。

【0008】以下、この問題について、詳細に説明す る。図31は、従来のNAND型EEPROMのセルユ ニットの等価回路を示している。また、図32は、従来 のAND型EEPROMのセルユニットの等価回路を示 している。

【0009】図31に示すように、NAND型EEPR OMのセルユニット45は、直列接続された複数個 (本 例では、16個) のメモリセルMO, M1, · · · M1 5からなるNANDストリングと、このNANDストリ 50 のコントロールゲート線WLO, WL1, ・・・WL1

ングの両端にそれぞれ1個ずつ接続された2個のセレク・ トゲートトランジスタS1、S2から構成される。

【0010】また、図32に示すように、AND型EE PROMのセルユニット45は、2つのノードA、Bの 間に並列接続された複数個(本例では、16個)のメモ リセルMO, M1, · · · M15と、2つのノードA, Bにそれぞれ1個ずつ接続された2個のセレクトゲート トランジスタS1、S2から構成される。

【0011】図31及び図32に示すいずれのセルユニ ット45においても、セルユニット45内には、複数本 (本例では、16本) のコントロールゲート線 (データ 選択線) WLO, WL1, ···WL15が接続され、 かつ、1本以上(本例では、2本)のセレクトゲート線 (ブロック選択線) SSL, GSLが接続される。な お、セルユニット45に接続されるセレクトゲート線 は、少なくとも1本存在すればよく、また、メモリセル の高密度化のためには、コントロールゲート線WLO、 **WL1**, · · · **WL1** 5 が延びる方向 (ロウ方向) と同 一方向に延びていることが望ましい。

【0012】 ビット線 (データ転送線) BLは、コント ロールゲート線 (データ選択線) WLO, WL1, ·· ·WL15が延びる方向に直交する方向(カラム方向) に延びている。そして、メモリセルMO, M1, ··· M15は、ビット線BLとコントロールゲート線(デー 夕選択線) WLO、WL1、・・・WL15の交点にそ れぞれ配置され、それぞれ独立にデジタルビットデータ の書き込み及び読み出しが可能になっている。

【0013】ここで、メモリセルは、例えば、フローテ ィングゲート電極(電荷蓄積層)を有し、フローティン 30 グゲート電極内の電荷量によりデジタルビットデータの 値が決定される。セルユニットは、ロウ方向及びカラム 方向にそれぞれ複数個配置され、これにより、メモリセ ルマトリックスが構成される。なお、ロウ方向に配置さ れる複数個のセルユニットの集合は、ブロックと呼ばれ ている。

【0014】メモリセルが高密度化された大規模メモリ においては、配線は、細く、かつ、長くなるため、その 抵抗値を下げることが重要となる。特に、コントロール ゲート線 (データ選択線) WLO, WL1, ···WL 15は、チップ内で最も細い配線であるため、その抵抗 値を下げる種々の技術が検討されている。

【0015】例えば、コントロールゲート線WLO, W L1,・・・WL15を不純物を含んだ導電性ポリシリ コンと低抵抗材料の積層構造とする技術は、よく知られ ている。なお、低抵抗材料としては、例えば、WSi、 CoSi、NiSi、TiSiなどの金属シリサイド や、Ta、Wなどの金属が用いられている。

【0016】ところで、通常、セレクトゲートトランジ スタのセレクトゲート線SSL、GSLは、メモリセル

5が配置される配線層とは異なる配線層に配置される。 【0017】この場合、例えば、セレクトゲート線SS L, GSLを不純物を含んだ導電性ポリシリコンと低抵 抗材料の積層構造とすることにより、セレクトゲート線 SSL、GSLの低抵抗化を実現することができる。し かし、セレクトゲート線SSL、GSLが配置される配 線層とコントロールゲート線WLO, WL1, ···W L15が配置される配線層が互いに異なるため、セレク トゲートトランジスタ側とメモリセル側で、それぞれ別 る。

【0018】従って、セレクトゲート線SSL, GSL とコントロールゲート線WLO, WL1, ···WL1 5の合せずれの問題が生じ、その結果、この合せずれを 考慮したマージンを確保しなければならないため、この マージン分だけチップ面積が大きくなってしまう。

【0019】一方、セレクトゲートトランジスタのセレ クトゲート線SSL, GSLを、メモリセルのフローテ ィングゲート電極 (電荷蓄積層) が配置される配線層と 同じ配線層に配置し、上述の合せずれに起因するチップ 20 があったため、チップ面積が大きくなるという問題があ 面積の増大の問題を回避することもできる。

【0020】即ち、セレクトゲート線SSL, GSLと フローティングゲート電極(電荷蓄積層)を、共に、同 じ配線層に配置し、かつ、共に、不純物を含んだ導電性 ポリシリコンと低抵抗材料(金属シリサイドや金属な ど) の積層構造とすれば、セレクトゲート線SSL, G SLの低抵抗化を実現できると共に、セレクトゲートト ランジスタ側とメモリセル側で、フォトリソグラフィ及 び加工(RIE)を共通化できるため、チップ面積の増 大の問題も回避できる。

【0021】しかし、この場合、メモリセルのコントロ ールゲート電極とフローティングゲート電極の間の絶縁 膜の耐圧の問題が発生する。

【0022】即ち、メモリセルのコントロールゲート電 極とフローティングゲート電極の間の絶縁膜の耐圧は、 フローティングゲート電極内に、W、Ni、Tiなどの 金属原子が混入すると、大きく劣化することが知られて いる。このため、フローティングゲート電極を不純物を 含んだ導電性ポリシリコンと低抵抗材料(金属シリサイ ドや金属など)の積層構造とすると、メモリセルのコン 40 トロールゲート電極とフローティングゲート電極の間の 絶縁膜の耐圧が劣化し、メモリの安定動作を確保できな くなる。

【0023】結局、セレクトゲート線SSL,GSLと フローティングゲート電極(電荷蓄積層)を、同じ配線 層に配置する場合には、セレクトゲート線SSL、GS L及びフローティングゲート電極は、共に、P、As又 はBがドープされた導電性ポリシリコンを用いる必要が あり、金属や金属シリサイドを用いた配線よりも高抵抗 となってしまう。

【0024】そこで、セレクトゲート線SSL、GSL とフローティングゲート電極を同じ配線層に配置する場 合には、上述のように、セレクトゲート線SSL、GS Lが配置される配線層よりも上の配線層にいわゆる裏打 ち配線を配置し、例えば、10~1000セルユニット ごとに、セレクトゲート線SSL、GSLと裏打ち配線 を互いにコンタクトさせる技術が適用される (stitch 配線技術)。

【0025】しかし、この技術では、セレクトゲート線 々にフォトリソグラフィ及び加工(RIE)が必要にな 10 と裏打ち配線のコンタクト領域(シャント領域)が必要 になるため、そのコンタクト領域分だけ、チップ面積が 増大するという問題が生じる。

[0026]

【発明が解決しようとする課題】以上、述べたように、 従来、直列又は並列接続された複数個のメモリセルから なるセルユニットを有する半導体メモリでは、メモリセ ル側とセレクトゲートトランジスタ側でフォトリソグラ フィや加工を別々に行ったり、また、セレクトゲート線 とその上の裏打ち配線とのコンタクト領域を設ける必要

【0027】本発明は、上記の問題を解決すべくなされ たもので、その目的は、セレクトゲート線とコントロー ルゲート線を、同一の配線層に配置し、かつ、共に、導 電性ポリシリコンと低抵抗材料の積層構造にすることに より、高密度なセル配置とセレクトゲート線及びコント ロールゲート線の低抵抗化を実現すること、さらには、 メモリセル側とセレクトゲートトランジスタ側でフォト リソグラフィや加工を別々に行う必要がなく、裏打ち配 30 線も不要なデバイス構造及びメモリセルレイアウトを提 案することにある。

[0028]

【課題を解決するための手段】本発明の半導体メモリ は、半導体領域上に形成され、第1ノードと第2ノード の間に直列又は並列に接続される複数個のメモリセル と、前記第1ノードと第3ノードとの間に接続される選 択スイッチング素子とを備え、前記複数個のメモリセル と前記選択スイッチング素子は、共に、電荷蓄積層を有 し、前記複数個のメモリセルの電荷蓄積層の材料及び厚 さと前記選択スイッチング素子の電荷蓄積層の材料及び 厚さとは、実質的に同じである。

【0029】前記複数個のメモリセルの各々は、コント ロールゲート電極を有し、前記選択スイッチング素子 は、前記コントロールゲート電極と同じ構造を有するセ レクトゲート電極を有し、前記コントロールゲート電極 が配置される配線層と前記セレクトゲート電極が配置さ れる配線層は、同じである。

【0030】前記複数個のメモリセルの電荷蓄積層及び 前記選択スイッチング素子の電荷蓄積層は、互いに分離 50 され、前記電荷蓄積層は、不純物を含むSi、SiGe

及びGeを含む導電体、並びに、SiN、チタンオキサ イド、タンタルオキサイド又はアルミナを含む絶縁体の うちから選択される1つから構成される。

【0031】前記複数個のメモリセルの電荷蓄積層及び 前記選択スイッチング素子の電荷蓄積層は、互いに一体 化され、前記電荷蓄積層は、SiN、チタンオキサイ ド、タンタルオキサイド又はアルミナを含む絶縁体のう ちから選択される1つから構成される。

【0032】前記複数個のメモリセルと前記選択スイッ チング素子が配置される素子領域を取り囲む素子分離絶 10 縁膜を具備し、前記複数個のメモリセルの電荷蓄積層及 び前記選択スイッチング素子の電荷蓄積層は、前記素子 領域上のみに配置される。

【0033】前記複数個のメモリセルと前記選択スイッ チング素子が配置される素子領域を取り囲む素子分離絶 緑膜を具備し、前記複数個のメモリセルの電荷蓄積層及 び前記選択スイッチング素子の電荷蓄積層は、前記素子 領域上及び前記素子分離絶縁膜上に配置される。

【0034】前記複数個のメモリセル及び前記選択スイ ッチング素子は、共に、前記半導体領域と前記電荷蓄積 20 層の間に絶縁膜を有し、前記選択スイッチング素子の絶 縁膜の厚さは、前記複数個のメモリセルの絶縁膜の厚さ よりも厚い。

【0035】前記選択スイッチング素子は、セレクトゲ ート電極と、前記セレクトゲート電極と前記選択スイッ チング素子の電荷蓄積層との間に配置される絶縁膜とを 有し、前記選択スイッチング素子に対する書き込み又は 消去時に、前記絶縁膜に流れる電流は、前記半導体領域 と前記選択スイッチング素子の電荷蓄積層との間に流れ る電流以上となる。

【0036】前記選択スイッチング素子の閾値は、消去 動作において、一定値に収束する方向に変化する。

【0037】前記選択スイッチング素子の閾値は、書き 込み動作において、一定値に収束する方向に変化する。 【0038】前記複数個のメモリセル及び前記選択スイ ッチング素子は、共に、第1導電型ウェル領域内に配置 される第2導電型電界効果トランジスタから構成され る。

【0039】前記選択スイッチング素子は、前記選択ス イッチング素子の電荷蓄積層上に絶縁膜を介して配置さ 40 れるセレクトゲート電極を有し、前記半導体領域の電位 は、前記セレクトゲート電極の電位に対して正方向に設 定される。

【0040】前記複数個のメモリセル及び前記選択スイ ッチング素子は、それぞれ前記電荷蓄積層上に絶縁膜を 介して配置されるゲート電極を有し、前記複数個のメモ リセルのゲート電極及び前記選択スイッチング素子のゲ ート電極は、共に、一方向に延び、かつ、前記第3ノー ドに接続されるデータ転送線に直交している。

【0041】本発明の半導体メモリの閾値設定方法は、

電荷蓄積層を有する選択スイッチング素子及び電荷蓄積 層を有するメモリセルから構成されるセルユニットを有 する半導体メモリに適用され、消去動作により、前記選 択スイッチング素子の閾値及び前記メモリセルの閾値を 共に負にする工程と、書き込み動作により、前記選択ス イッチング素子の閾値を正にする工程と、前記選択スイ ッチング素子の閾値が正になったか否かを検証し、前記 選択スイッチング素子の閾値が正になっていない場合に は、再書き込み動作を行う工程と、前記選択スイッチン グ素子の閾値を正にした後、前記選択スイッチング素子 の閾値を設定範囲内に収めるための書き込み動作を行う 工程と、前記選択スイッチング素子の閾値が前記設定範 囲内に収まったか否かを検証し、前記選択スイッチング 素子の閾値が前記設定範囲内に収まっていない場合に は、前記再書き込みを行う工程とから構成される。

【0042】前記選択スイッチング素子の閾値は、前記 消去動作において第1の値よりも小さくなることはな く、かつ、前記書き込み動作において第2の値よりも大 きくなることはない。

【0043】前記再書き込みにより、前記選択スイッチ ング素子の閾値は、前記第2の値に収束する。

[0044]

【発明の実施の形態】以下、図面を参照しながら、本発 明の半導体メモリについて詳細に説明する。

【0045】 [第1実施の形態] 図1は、本発明の第1 実施の形態に関わるNAND型EEPROMのセルアレ イ構造の平面図を示している。 図2は、 図1の I I - I I 線に沿う断面図、図3は、図1のIII-II 線に 沿う断面図、図4は、図1のIV-IV線に沿う断面図 30 である。図5は、図1乃至図4に示すデバイスの1セル ユニット分の等価回路を示している。

【0046】なお、図1乃至図5において、図31と同 一の部分には、同一符号をつけて詳しい説明は省略す る。また、図の記号の添え字は、その記号が示す素子又 は要素の位置の違いを表わすためのものであり、主記号 が同じ素子又は要素は、互いに同じ工程により形成され

【0047】このセルアレイ構造の特徴は、第一に、セ レクトゲートトランジスタS1, S2が電荷蓄積層(例 えば、窒化シリコン)26SSL、26GSLを有して いる点、第二に、セレクトゲートトランジスタS1, S 2の構造がメモリセルMO, M1, · · · M15の構造 と実質的に同じになっている点、第三に、セレクトゲー ト線SSL, GSLとコントロールゲート線WLO, W L1, ···WL15が共に同じ配線層内に配置されて いる点にある。

【0048】1NANDセルユニットは、直列接続され た複数個 (本例では、16個) のメモリセルMO, M 1, ···M15からなるNANDストリングと、この

50 NANDストリングの両端に1つずつ接続される2個の

セレクトゲートトランジスタS1、S2とから構成され る.

【0049】メモリセルMO、M1、・・・M15は、 電荷蓄積層26を有するMOSトランジスタから構成さ れる。ドレイン側セレクトゲートトランジスタS1は、 ビット線(データ転送線)BLに接続され、ソース側セ レクトゲートトランジスタS2は、共通ソース線(共通 電圧ノード)SLに接続される。

【0050】メモリセルMO、M1、・・・M15及び セレクトゲートトランジスタS1, S2は、共に、p型 10 ウェル領域23内に形成される。また、メモリセルM 0, M1, · · · M15のコントロールゲート電極は、 それぞれロウ方向に一直線に延びており、コントロール ゲート線(データ選択線)WL1、WL2、・・・WL 15を構成している。

【0051】セレクトゲートトランジスタS1、S2 は、カラム方向に配置された複数のセルユニットのうち の1つを選択する機能を有する。また、セレクトゲート トランジスタS1, S2のセレクトゲート線 (ブロック 選択線)SSL、GSLは、ロウ方向に配置される複数 20 のセルユニット (1ブロック) に共通に接続されている ため、結果として、1ブロック内のセルユニットが選択 されることになる。

【0052】ここで、本実施の形態では、従来とは異な り、セレクトゲートトランジスタS1、S2の構造がメ モリセルMO, M1, ···M15の構造と実質的に同 じになっている。即ち、セレクトゲートトランジスタS 1. S2は、そのセレクトゲート線SSL, GSLの直 下に電荷蓄積層(例えば、窒化シリコン)26SSL、 26GSLを有している。また、セレクトゲート線SS 30 L, GSLとコントロールゲート線WL0, WL1, · ··WL15は、共に、同じ構造を有し、かつ、共に、 同じ配線層内に配置されている。

【0053】このような構造にすることで、メモリセル を高密度に配置でき、かつ、セレクトゲート線SSL、 GSL及びコントロールゲート線WLO, WL1, ・・ ・WL15の低抵抗化を実現することができる。また、 製造プロセスの面からは、メモリセル側とセレクトゲー トトランジスタ側でフォトリソグラフィや加工を別々に 行う必要がなくなり、いわゆる裏打ち配線も不要となる 40 ため、チップ面積の縮小や製造コストの低減を実現でき る.

【0054】なお、本実施の形態では、1セルユニット 45 (又は1ブロック) には、2本のセレクトゲート線 SSL, GSLが接続されているが、1セルユニット4 5には、少なくとも1本のセレクトゲート線が接続され ていれば足りる。また、セレクトゲート線SSL、GS しは、メモリセルの高密度化のため、本実施の形態のよ うに、コントロールゲート線 (データ選択線) WLO, WL1, · · · WL15が延びる方向(即ち、ロウ方

向)と同じ方向に一直線に配置する。

【0055】また、本実施の形態では、セルユニット4 5は、16 (=24) 個のメモリセルから構成されてい るが、セルユニット45は、少なくとも1つのメモリセ ルから構成されていればよい。 即ち、セルユニット45 内のメモリセル数が複数個の場合には、通常のNAND 型EEPROMとなり、セルユニット45内のメモリセ ル数が1個の場合には、いわゆる3-Tr NANDと なる。

【0056】また、NAND型EEPROMでは、セル ユニット45内のメモリセル数は、2n(nは、正の整 数) 個であることが望ましい。 なぜなら、2 m 個のメモ リセルは、nビットデジタルアドレス信号をデコードす ることにより選択できるからである。

【0057】次に、図1乃至図4に示す半導体メモリの デバイス構造について具体的に説明する。

【0058】p型シリコン基板21内には、n型ウェル 領域 (n型シリコン領域) 22が形成され、n型ウェル 領域22内には、p型ウェル領域(p型シリコン領域) 23が形成される。このようなウェル構造は、ダブルウ ェル構造又はツインウェル構造と呼ばれる。

- 【0059】p型ウェル領域23は、p型不純物 (例え ば、ボロン)を含んでおり、その不純物濃度は、1×1 0¹⁴ ~ 1×10¹⁹ atoms/cm³の範囲内 の所定値に設定される。p型ウェル領域23上には、例 えば、0.5~10mmの厚さを有するゲート絶縁膜2 5, 25ssl, 25gslが形成される。ゲート絶縁 膜25, 25sst, 25gstは、シリコン酸化膜又 はオキシナイトライド膜から構成される。

【0060】ゲート絶縁膜25、25ssょ、25 GSL上には、例えば、4nm~50nmの厚さを有す る電荷蓄積層26,26ssL,26gsLが形成され る。本実施の形態では、電荷蓄積層26,26ggk, 26 g s L は、シリコン窒化膜から構成される。

【0061】電荷蓄積層26,26ssL,26gsL 上には、例えば、2nm~30nmの厚さを有するプロ ック絶縁膜(電荷蓄積層とゲート電極との間の絶縁膜) 40,40ssL,40gsLが形成される。プロック 絶縁膜40,40ssL,40gsLは、シリコン酸化 膜又はオキシナイトライド膜から構成される。

【0062】ブロック絶縁膜40,40ssL,40 GSL上には、n型不純物 (例えば、リン、砒素) 又は p型不純物 (例えば、ボロン)を含み、その不純物濃度 \vec{b} , $1 \times 10^{17} \sim 1 \times 10^{21}$ atoms/cm 3の範囲内の所定値に設定されたポリシリコン層41, 41ssL, 41gsLが形成される。ポリシリコン層 41, 41ssl, 41gslは、例えば、10nm~ 500nmの厚さで形成される。

【0063】ゲート絶縁膜25,25ssょ,25

50 gsl、電荷蓄積層26,26ssl,26gsl、ブ

ロック絶縁膜40,40ssL,40gsL及びポリシ リコン層41,41ssL,41gsLは、シリコン酸 化膜からなる素子分離絶縁膜24に取り囲まれた素子領 域 (p型シリコン領域)上に、素子領域 (又は素子分離 絶縁膜24)に対して自己整合的に形成される。

【0064】即ち、本実施の形態では、ゲート絶縁膜2 5, 25ssl, 25gsl、電荷蓄積層26, 26 ssl, 26gsl、ブロック絶縁膜40, 4 Ossi, 40gsi及びポリシリコン層41, 41 SSL,41GSLを形成した後に、これらを加工(エ 10 ッチング)し、これらのロウ方向のエッジ部を形成する (この時点では、カラム方向のエッジ部を形成するため の加工は行っていない)。

【0065】このエッチング (RIE) においては、例 えば、p型ウェル領域23もエッチングし、p型ウェル 領域23内には、その表面から、例えば、0.05~ 5μmの深さを有するトレンチを形成する。そし て、このトレンチ内に素子分離絶縁膜24を埋め込み、 この素子分離絶縁膜24に対してCMP又はエッチバッ クを実行し、素子領域及び素子分離領域を区画する。 【0066】このように、ゲート絶縁膜25,25 ssl, 25gsl、電荷蓄積層26, 26ssl, 2 6cs L、プロック絶縁膜40,40s s L,40 GSL及びポリシリコン層41,41ssL,41 GSLは、シリコン酸化膜からなる素子分離絶縁膜24 に取り囲まれた素子領域上に、素子領域又は素子分離領 域に対して自己整合的に形成される。また、ゲート絶縁 膜25, 25ssi, 25gsi、電荷蓄積層26, 2 6ssl, 26gsl、ブロック絶縁膜40, 40 ssl, 40gsl及びポリシリコン層41, 41 SSL, 41GSLは、表面が平坦なp型ウェル領域2 3上に形成されるため、メモリセル構造の均一性が向上 し、メモリセルの特性を揃えることができる。

【0067】さらに、ポリシリコン層41上には、ロウ 方向に延び、ロウ方向に配置されるメモリセルMO、M 1, · · · M15のポリシリコン層41を互いに電気的 に接続するコントロールゲート線27 (WLO), ·· · 27 (WL15) が形成される。 コントロールゲート 線27 (WLO), ···27 (WL15)は、低抵抗 材料、例えば、WSi(タングステンシリサイド)、N 40 iSi、MoSi、TiSi、CoSiなどの金属シリ サイドから構成される。

【0068】同様に、ポリシリコン層41ssr,41 GSL上には、ロウ方向に延び、ロウ方向に配置される セレクトゲートトランジスタS1, S2のポリシリコン 層41ggL,41ggLを互いに電気的に接続するセ レクトゲート線27 (SSL), 27 (GSL) が形成 される。セレクトゲート線27 (SSL), 27 (GS L)は、低抵抗材料、例えば、WSi(タングステンシ などの金属シリサイドから構成される。

【0069】即ち、本実施の形態では、メモリセルのコ ントロールゲート電極及びセレクトゲートトランジスタ の制御電極は、共に、不純物濃度が1×10¹7 ~ 1 ×10² 1 atoms/cm³のポリシリコン層41 と、WSi(タングステンシリサイド)、NiSi、M oSi、TiSi、CoSiなどの金属シリサイドとの スタック構造となっている。

12

【0070】なお、コントロールゲート線27(WL 0),···27(WL15)及びセレクトゲート線2 7 (SSL), 27 (GSL)の厚さは、例えば、10 nm~500nmに設定される。また、コントロールゲ ート線27 (WLO), ···27 (WL15) 及びセ レクトゲート線27 (SSL), 27 (GSL)は、ロ ウ方向に配置される複数のセルユニットからなる1ブロ ックのロウ方向の端部から端部まで延びている。

【0071】コントロールゲート線27(WL0),・ · · 27 (WL15) 及びセレクトゲート線27 (SS L), 27 (GSL) 上には、ゲート加工時のマスクと 20 なるキャップ絶縁膜48が形成される。

【0072】このキャップ絶縁膜48をマスクにして、 ゲート絶縁膜25,25ssl,25gsl、電荷蓄積 層26, 26ssl, 26gsl、ブロック絶縁膜4 0,40ssL,40gsL、ポリシリコン層41,4 1ssl, 41gsl及び制御線(コントロールゲート 線及びセレクトゲート線)27(WLO),・・・27 (WL15), 27 (SSL), 27 (GSL)をエッ チングすると、これらのカラム方向のエッジ部が形成さ

30 【0073】ゲート絶縁膜25,25ssL,25 GSL、電荷蓄積層26,26ssL,26gsL、ブ ロック絶縁膜40,40ssL,40gsL、ポリシリ コン層41,41sst,41gst及び制御線27 (WL0), · · · 27 (WL15), 27 (SS L), 27 (GSL) のカラム方向のエッジ部 (側壁) には、サイドウォール絶縁膜43が形成される。 【0074】サイドウォール絶縁膜43は、例えば、シ リコン窒化膜、シリコン酸化膜などから構成され、その 厚さは、例えば、5 n m~200 n mの範囲内の所定値 に設定される。また、p型ウェル領域23内には、n型 拡散層(ソース/ドレイン領域) 28, 28 a, 28 a が形成される。

【0075】そして、MONOS型EEPROMセル (メモリセル)は、n型拡散層28、電荷蓄積層26、 ポリシリコン層41及びコントロールゲート線27(W L0),・・・27(WL15)により構成される。ま た、セレクトゲートトランジスタも、n型拡散層28, 28s, 28a、電荷蓄積層26ssL, 26gsL、 ポリシリコン層41ssL,41gsL及びセレクトゲ リサイド)、NiSi、MoSi、TiSi、CoSi 50 ―ト線27 (SSL), 27 (GSL)により構成され

る。

【0076】MONOS型EEPROMセルのゲート長は、0.01 μ m~0.5 μ mの範囲内の所定値に設定される。n型拡散層28,28s,28s,28sは、n型不純物 (例えば、リン、砒素、アンチモンなど)を含み、その表面濃度は、 1×10^{17} ~ 1×10^{21} atom s/cm³ の範囲内の所定値に設定される。また、n型拡散層28,28s,28s,0gcd、例えば、10snm~500snmの範囲内の所定値に設定される。

【0077】1つのn型拡散層28は、互いに隣接する 10 2つのメモリセルにより共有され、その結果、複数の直列接続されたメモリセルからなるNANDストリングが実現される。また、1つのn型拡散層28s,28 aは、カラム方向に互いに隣接する2つのセルユニットにより共有される。

【0078】セレクトゲートトランジスタのゲート長は、MONOS型EEPROMセル (メモリセル) のゲート長よりも長くなるように設定される。例えば、セレクトゲートトランジスタのゲート長は、0.02μm~1μmの範囲内の所定値に設定される。このように、セ 20レクトゲートトランジスタのゲート長をメモリセルのゲート長よりも長くすることにより、ブロック選択/非選択時のオン/オフ比を十分に大きくできるため、誤書き込みや誤読み出しを防止できる。

【0079】本実施の形態に関わるデバイス構造の特徴は、セレクトゲートトランジスタとメモリセルが、共に、MONOS型MOSFETから構成されている点にある。また、本実施の形態に関わるデバイス構造の特徴は、セレクトゲートランジスタのセレクトゲート線27(SSL),27(GSL)がMONOS型EEPR 30OMセル(メモリセル)のコントロールゲート線27(WL0),・・・27(WL15)と同じ層に形成されている点にある。

【0080】本実施の形態では、メモリセルの絶縁膜25及び電荷蓄積層26の厚さは、それぞれセレクトゲートトランジスタの絶縁膜25SSL,25GSL及び電荷蓄積層26SSL,26GSLの厚さと実質的に同じになっている。つまり、メモリセルとセレクトゲートトランジスタにおいて、同時に、絶縁膜25,25SSL,2640GSLを形成できるため、製造工程が短く、プロセスコストを下げることができる。

【0081】さらに、カラム方向に互いに隣接する2つのMOSFET (メモリセル及びセレクトゲートトランジスタを含む)のサイドウォール絶縁膜43の間には、電荷蓄積層26,26SSL,26GSLが形成されていない。このため、カラム方向に互いに隣接する2つのMOSFETの間の絶縁膜に電子が蓄積されることもなく、ソース/ドレイン領域の抵抗上昇を防ぐことができる。

【0082】セルユニット内の最もビット線側のn型拡散層(ドレイン電極)28aは、例えば、不純物を含む 尊電性ポリシリコンからなるコンタクトプラグ31aを経由して中間層33aに接続される。中間層33aは、例えば、ビット線コンタクト部のロウ方向のピッチを広げるために設けられる。

【0083】中間層33aは、例えば、不純物を含む導電性ポリシリコンからなるコンタクトプラグ32aを経由してビット線(データ転送線)BLに接続される。ビット線36(BL)は、タングステン、タングステンシリサイド、チタン、チタンナイトライド、アルミニウムなどの低抵抗材料から構成される。

【0084】セルユニット内の最もソース線側のn型拡散層(ソース電極)28。は、例えば、不純物を含む導電性ポリシリコンからなるコンタクトプラグ31。を経由してソース線33(SL)に接続される。ソース線33(SL)は、ロウ方向に一直線に延びており、ロウ方向のセルユニットに共有されている。

【0085】なお、コンタクトプラグ31a,31s, 32aは、導電性ポリシリコンに代えて、タングステン、タングステンシリサイド、A1、TiN、Tiなどの低抵抗材料から構成してもよい。

【0086】メモリセル及びセレクトゲートトランジスタは、層間絶縁膜28によって覆われている。ビット線36(BL)は、例えば、ダマシンプロセスにより、層間絶縁膜28に設けられた配線溝内に形成される。同様に、ソース線33(SL)及び中間層33aも、例えば、ダマシンプロセスにより形成される。層間絶縁膜28は、例えば、SiO2やSiNなどから構成される。【0087】ビット線36(BL)上には、例えば、

W、A1、Cuなどの金属から構成される上部配線が形成される。そして、ビット線36 (BL)及び上部配線は、それぞれ、例えば、SiO2、SiN、ポリイミドなどの絶縁膜から構成される保護膜 (パッシベーション膜) 37に覆われる。

【0088】なお、このようなデバイス構造において、 p型ウェル領域23とp型半導体基板21の間には、n 型ウェル領域23が配置されている。このため、p型ウェル領域23の電位は、p型半導体基板21の電位とは 独立に、設定することができる。その結果、例えば、消 去時に、昇圧回路(ブースタ)の消費電力を減らすこと ができる。

【0089】本実施の形態においては、ポリシリコン層41,41ssl,41gslのロウ方向のエッジ部を形成し、かつ、p型ウェル領域23内にトレンチを形成し、このトレンチ内に素子分離絶縁膜24を埋め込んだ後に、ロウ方向に延びるコントロールゲート線27(WL15)及びセレクトゲート線27(SSL),27(GSL)を形成している。

50 【0090】従って、図3及び図4に示すように、コン

トロールゲート線27 (WL0), ・・・27 (WL15)及びセレクトゲート線27 (SSL), 27 (GSL)は、常に、p型ウェル領域23の上部に形成され、p型ウェル領域23の近傍又は下部に形成されることはない。

【0091】つまり、本実施の形態に関わるデバイス構造では、p型ウェル領域23と素子分離絶縁膜24の境界において、電界集中が生じ難く、また、関値が低い寄生トランジスタも発生し難くなっている。また、電界集中に起因して書き込み関値が低下する現象、いわゆるs 10idewalk現象が生じ難くなるため、高信頼性のトランジスタ(メモリセル及びセレクトゲートトランジスタ)を形成することができる。

【0092】図6は、メモリセルアレイ及びワード線ドライバのブロックレイアウトの一例を示している。

【0093】45は、セルユニットであり、セルユニット45は、例えば、NANDセルユニット又はANDセルユニットから構成される。1ブロック内の各セルユニット45には、複数本 (本例では、16本)のワード線(データ選択線)WLOx~WL15x (xは、a、b 20というブロックインデックスを示す添え字)が接続される。

【0094】また、1ブロック内の各セルユニット45には、複数本(本例では、2本)のセレクトゲート線(ブロック選択線)SSLx,GSLxが接続される。セレクトゲート線SSLx,GSLxは、複数のブロックから1つのブロックを選択し、選択された1つのブロック内のセルユニット45をビット線(データ転送線)BL1、BL2に接続する機能を有する。

【0095】ワード線(データ選択線)WL0x~WL 30 15xは、ロウ方向に延び、ビット線(データ転送線) BL1, BL2は、カラム方向に延びており、両者は、 互いに直交している。セルユニット45内のメモリセル は、ワード線WL0x~WL15xとピット線BL1, BL2の交点に配置され、それぞれ独立にデジタルビットデータの書き込み及び読み出しが可能である。

【0096】セルユニット45は、ロウ方向及びカラム方向にそれぞれ複数個配置され、メモリセルマトリックスを構成している。図6においては、ロウ方向に2個、カラム方向に2個、合計、4個のセルユニットからなる40メモリセルマトリックスを示したが、当然に、ロウ方向に3個以上のセルユニット45を配置し、かつ、カラム方向に3個以上のセルユニット45を配置してもよい。【0097】但し、ロウ方向又はカラム方向に配置されるセルユニット45がiビットアドレス信号をデコードすることにより選択される点を考慮すれば、ロウ方向又はカラム方向に配置されるセルユニット45の数は、2i個(iは正の整数)であることが望ましい。

【0098】ワード線WL0x〜WL15x及びセレク ロック絶縁 トゲート線SSLx, GSLxの一端は、データ選択線 50 収束する。

ドライバ46に接続される。データ選択線ドライバ46 は、ロウデコーダ47 (RDCa, RDCb)のデコー ド結果を受けて、ワード線WL0x~WL15x及びセ レクトゲート線SSLx, GSLxを駆動する。

16

【0099】ここで、本例では、データ選択線ドライバ46は、メモリセルアレイのロウ方向の2つの端部にそれぞれ配置される。つまり、メモリセルアレイ(ブロック)は、データ選択線ドライバ46により挟み込まれている。このようなレイアウトにする理由は、第一に、データ選択線ドライバ46の配置を容易にすること、第二に、1つのセルユニット内の複数本のワード線WL0×~WL15×の駆動タイミングのずれ、即ち、スキューをなくすことにある。

【0100】本例では、1つのブロックに対応して1つのデータ選択線ドライバ46が設けられている。つまり、ブロックa内のワード線WL0a,・・・WL15aと、ブロックb内のワード線WL0b,・・・WL15bは、それぞれ独立に制御される。データ選択線ドライバ46は、ロウデコーダ47のデコード結果(出力)に基づいて、書き込み電位Vprogや消去電位Veraを、所定のブロック内の所定のワード線に与えるためのスイッチ回路(例えば、MOSトランジスタ)から構成される。

【0101】次に、セレクトゲートトランジスタの閾値の設定方法について説明する。ここでは、ビット線BLに接続されるセレクトゲートトランジスタS1について説明することにする。セレクトゲートトランジスタは、メモリセルと同様に、MONOS型トランジスタから構成される。

〇 【0102】図7は、本実施の形態に関わるMONOS型トランジスタのデバイス構造を示している。図8は、図7のD-D'線に沿う断面の消去時のバンドダイアグラムを示している。図9は、図7のD-D'線に沿う断面の書き込み時のバンドダイアグラムを示している。【0103】MONOS型トランジスタの電荷蓄積層26内の負の電荷は、図8に示すように、消去時には、ト

6内の負の電荷は、図8に示すように、消去時には、トンネル効果により、p型ウェル領域23から電荷蓄積層26へ移動する正孔又は電荷蓄積層26からp型ウェル領域23へ移動する電子によって増減する。

【0104】しかし、電荷蓄積層26内に一定量以上の正の電荷が蓄積されると、ブロック絶縁膜40内に生じる電界が増大し、その結果、電子が、コントロールゲート電極27から電荷蓄積層26に注入される。つまり、消去時に、電荷蓄積層26に注入される。つまり、消去時に、電荷蓄積層26内の電子をチャネルに引き抜き、MONOS型トランジスタの閾値を低下させていくと、ある時点からコントロールゲート電極27から電荷蓄積層26に電子が注入されるため、MONOS型トランジスタの閾値は、ゲート絶縁膜25に流れる電流とブロック絶縁膜40に流れる電流が等しくなるときの値に四重する

【0105】このため、MONOS型トランジスタの閾 値は、消去時間を増大させても、所定値よりも低い値に なることはなく、常に、所定値よりも高い値となってい るため、いわゆるオーバーイレーズ現象は、生じない。 【0106】一方、図9に示すように、書き込み時に は、電荷蓄積層26内の負の電荷は、トンネル効果によ りp型ウェル領域23に形成された反転層から電荷蓄積 層26へ移動する電子、又は、ソース、ドレイン若しく は基板領域で発生したホットエレクトロン又はホットホ ールによって増減する。

【0107】しかし、電荷蓄積層26内に一定量以上の 負の電荷が蓄積されると、ブロック絶縁膜40のバンド の傾きが増大し、その結果、正孔が、コントロールゲー ト電極27から電荷蓄積層26に注入される。 つまり、 書き込み時に、電荷蓄積層26内に電子を注入し、MO NOS型トランジスタの閾値を上昇させていくと、ある 時点からコントロールゲート電極27から電荷蓄積層2 6に正孔が注入されるため、MONOS型トランジスタ の閾値は、ゲート絶縁膜25に流れる電流とブロック絶 縁膜40に流れる電流が等しくなるときの値に収束す る。

【0108】 このため、MONOS型トランジスタの閾 値は、書き込み時間を増大させても、所定値よりも高い 値になることはなく、常に、所定値よりも低い値となっ ているため、いわゆるオーバーライト現象は、生じな

【0109】このように、本実施の形態に関わるデバイ スでは、セレクトゲートトランジスタ及びメモリセルを MONOS型トランジスタから構成し、さらに、電荷蓄 及びコントロールゲート線を含む)27の間のブロック 絶縁膜40にも、一定の条件の下で、トンネル電流を流 すようにしている。

【0110】このような特徴は、電荷蓄積層とコントロ ールゲート電極の間の絶縁膜に電流を流すことがない従 来の不揮発性半導体メモリにはないものである。

【0111】なお、MONOS型メモリセルの閾値の絶 対値が飽和することは、例えば、T.Bohm, A. Nakamura, H. Aozawa, M. Yamagishi and Y. Komatsu, Extended Abstract of the 1995 International Conference on S 40 olid State Devices and Materials, pp. 890-892 (特 に、Fig. 4の書き込み/消去特性を参照) に記載さ れている。

【0112】図10は、書き込み/消去後の閾値分布に 関して、本発明と従来を比較して示したものである。

【0113】従来のメモリセルは、通常のフローティン グゲート型メモリセルを対象としている。これに対し、 本発明のメモリセル又はセレクトゲートトランジスタ は、上述のように、電荷蓄積層とコントロールゲート電 極の間のブロック絶縁膜にもトンネル電流が流れるMO 50

NOS型トランジスタである。

【0114】従来では、点線に示すように、特に、トン ネル絶縁膜に正電荷がトラップされることにより、電荷 蓄積層からp型ウェル領域に電子を引き抜く消去動作時 に、いわゆるオーバーイレーズ現象が発生する。その結 果、消去後のメモリセルの閾値分布の幅ΔVthe1 は、非常に広い範囲(2V~3V)となる。

18

【0115】一方、本発明では、実線に示すように、電 荷蓄積層26からp型ウェル領域25に引き抜かれる電 10 子の量が増加しても、これを補償するように、コントロ ールゲート電極27から電荷蓄積層26に電子が注入さ れるため、オーバーイレーズ現象は起こらない。

【0116】その結果、本発明によれば、従来に比べ て、消去後のメモリセル又はセレクトゲートトランジス タの閾値分布の幅ΔVthe2を狭くすることができ る。具体的には、本発明では、消去後のメモリセル又は セレクトゲートトランジスタの閾値分布の幅 AVthe 2は、1 V以下にできる。また、本発明では、メモリセ ル又はセレクトゲートトランジスタの閾値のばらつきを 20 小さくできるため、消去時間を短くでき、高速な消去動 作を実現できる。

【0117】同様に、書き込み動作についても、本発明 のセル構造によれば、オーバーライト現象が生じないた め、書き込みベリファイを行わずに書き込み動作を行っ ても、書き込み後の閾値分布の幅を非常に狭い範囲(例 えば、1V以下) に収めることができる。 また、 書き込 みベリファイを行えば、書き込み後の閾値分布の幅をさ らに狭い範囲に設定することができる。

【0118】従って、本発明では、例えば、セレクトゲ 積層26とコントロールゲート電極(セレクトゲート線 30 ートトランジスタの閾値の上限を低い値に設定すること ができる。また、読み出し時やベリファイリード時に、 セレクトゲートトランジスタ (選択スイッチング素子) のセレクトゲート電極(選択スイッチング素子のゲート 電極)に与える電位を低下させても、十分に大きな読み 出し電流を得ることができる。このため、セレクトゲー トトランジスタのゲート絶縁膜(トンネル絶縁膜)に生 じる電圧ストレスを小さくでき、ゲート絶縁膜の耐圧 (breakdown voltage)の向上やゲート絶縁膜の疲労 (劣化)の防止などを達成できる。

> 【0119】次に、本発明に関わるMONOSトランジ スタをセレクトゲートトランジスタS1に使用した場合 に、セレクトゲートトランジスタS1の閾値を設定する 動作の流れについて説明する。

【0120】なお、以下では、セレクトゲートトランジ スタS1の閾値を設定する動作について説明する。 本発 明では、通常、セレクトゲートトランジスタS1の閾値 を設定した後に、セレクトゲートトランジスタS2の閾 値の設定を行い、この後、メモリセルに対して、データ の書き込み/消去が実行される。

【0121】セレクトゲートトランジスタS2やメモリ

セルについては、以下に示す手法と同様の手法により、 閾値の設定が可能である。

【0122】ところで、書き込み、消去、ベリファイの 各動作は、例えば、特開平08-315590、特願平 11-198978などの文献に開示されるように、公 知技術であるため、その詳細な説明については省略す る。

【0123】図11は、1ブロック内のセレクトゲート トランジスタS1の閾値の設定ルーチンを示している。 【0124】閾値の設定手順は、SE1からSE5まで 10 L1,・・・WL15に、同時に与えれば、消去シーケ のプロセスからなる。

【0125】SE1は、ブロック消去ステップである。 ブロック消去ステップは、1ブロック内のセレクトゲー ト線SSLに接続される複数のセレクトゲートトランジ スタS1の状態を消去状態にすることを目的とする。 セ レクトゲートトランジスタS1に対する消去は、例え ば、p型ウェル領域23に正電位Vppe、セレクトゲ ート線SSLにOVを与えることにより行われる。

【0126】このブロック消去ステップでは、消去ベリ ファイを行う必要がない。つまり、ブロック消去では、 負の閾値を測定し、セレクトゲートトランジスタS1が きちんと消去状態になったか否かを判定する回路が不要 であるため、その分だけ、回路面積を小さくできる。

【0127】ここで、本例では、セレクトゲートトラン ジスタS1の閾値の設定方法のみを考えているため、セ レクトゲートトランジスタS1のみを消去状態にするこ とを前提としているが、例えば、1ブロック内の全ての セレクトゲートトランジスタS1, S2及びメモリセル MO, M1, ···M15を同時に消去状態にしても構 わない。つまり、この場合には、1ブロック内の全ての 30 セレクトゲートトランジスタS1, S2及びメモリセル MO、M1、・・・M15を消去状態にした後に、セレ クトゲートトランジスタS1、セレクトゲートトランジ スタS2、メモリセルMO、M1、・・・M15の順 で、それぞれ書き込み動作を行い、その閾値の設定を行 ì.

【0128】SE1は、例えば、1nsから1µsの範 囲内の時間で行われる。具体的には、まず、選択ブロッ ク内のセレクトゲート線SSLをフローティング状態に した後、p型ウェル領域23を消去電位Vppeに設定 40 する。続いて、選択ブロック内のセレクトゲート線SS Lの電位をOVに低下させる。さらに、誤消去(mal-e rase)を防止するため、非選択プロック内のワード線 (データ選択線) WLO, WL1, ···WL15及び セレクトゲート線SSL、SGLをフローティング状態 にする。

【0129】ここで、100mg以下の実用的な速度で 消去動作を終了させるためには、消去電位Vppeは、 トンネル絶縁膜(電荷蓄積層と半導体領域との間の絶縁 膜)に、 $1 imes 10^{-4}$ A/c m 2 以上のトンネル電流 5 0 をトンネル絶縁膜に用いた場合においては、書き込み電

を流すために十分な値に設定される。例えば、膜厚t [nm]のシリコン酸化膜をトンネル絶縁膜25に用い た場合では、消去Vppeを、t[V]から6t[V] の範囲内の値にすれば、実用的な消去速度を得ることが できる。

20

【0130】また、消去電位 (消去パルス) Vppeの パルス幅は、1μsから100msの範囲内の値に設定 される。この消去電位Vppeは、セレクトゲート線S SL、セレクトゲート線GSL及びワード線WLO, W ンスの高速化に非常に有効となる。

【0131】なお、消去後には、消去ブロック(選択ブ ロック) 内の全てのセレクトゲートトランジスタ及び全 てのメモリセルの閾値が、負となり、また、消去ブロッ ク内のセレクトゲート線27SSL, 27GSL及びコ ントロールゲート線27 (WLO), 27 (WL1), ・・・27 (WL15) には、接地電位が与えられてい るため、ソース線SLとビット線BLが互いに導通状態 になる。

【0132】この結果、例えば、図10の実線に示すよ 20 うな消去閾値分布、即ち、閾値が所定値以下には低下し ない閾値分布が得られる。また、1つの消去パルスをセ レクトゲート線SSLに与えた後の閾値分布の幅ΔVt he2も、図10に示すように、非常に狭くすることが できる。

【0133】消去時間としては、図8において説明した ように、コントロールゲート電極27と電荷蓄積層26 との間にトンネル電流が流れ、このトンネル電流が、電 荷蓄積層26とp型ウェル領域23の間に流れる電流に 等しくなるか又はそれ以上になるまでの時間に設定す

【0134】次に、SE2のステップが実行される。こ のステップでは、選択ブロック内のセレクトゲート線S SLに対して書き込みパルスが印加される。

【0135】書き込みパルスは、p型ウェル領域23の 電位よりも大きな電位、例えば、p型ウェル領域23が OVの場合には、正電位に設定される。具体的には、例 えば、p型ウェル領域23の電位を0Vとし、ビット線 (データ転送線) BLの電位をソース線SLの電位に等 しくし、選択ブロック内のセレクトゲート線SSLの電 位を、プログラム電位Vpgmに設定する。

【0136】この時、非選択ブロック内のセレクトゲー ト線SSLは、プログラム電位Vpgmよりも十分に低 い電位 (例えば、0V) 又はフローティングに設定され る。ここで、100ms以下の実用的な速度で書き込み 動作を終了させるためには、書き込み電位Vpgmは、 トンネル絶縁膜に1×10-4 A/cm² 以上のトン ネル電流を流すために十分な値に設定される。

【0137】例えば、膜厚t [nm]のシリコン酸化膜

位Vpgmは、t[V]から6t[V]の範囲内の所定 値にされる。また、書き込み電位Vpgmのパルス幅 は、1µsから100msの範囲内の所定値に設定され る.

【0138】なお、選択ブロック内においてセレクトゲ ートトランジスタに対する書き込みを実行している間、 誤書き込みを防止するため、選択ブロック内のワード線 (データ選択線) WLO, WL1, ···WL15は、 0VXはフローティング状態に設定される。

【0139】SE2のステップにおいて、ドレイン側 (ビット線側) セレクトゲートトランジスタS1の閾値 分布の下限が0Vよりも高い値に設定される。

【0140】その結果、それ以降、セレクトゲート線S SLにOVを与えた場合に、セレクトゲートトランジス タS1をカットオフ状態にすることができる。 つまり、 例えば、書き込みベリファイにおけるベリファイリード 時に、選択ブロック内のセレクトゲートトランジスタS 1、セレクトゲートトランジスタS2又はメモリセルM O, M1, ··· M15のデータを読み出すことができ

【0141】なお、セレクトゲートトランジスタS1の 閾値分布の下限が0V以下の場合には、ソース線SLと ビット線BLが短絡してしまうブロックが生じるため、 例えば、書き込みベリファイ (SE3) を実施できなく なる。

【0142】具体的には、最初の1回目の書き込みパル ス (最初のSE2ステップ) により、セレクトゲートト ランジスタS1の閾値分布の下限が0 V以上になるよう にする。この書き込みパルスにより、セレクトゲートト ランジスタS1の閾値分布が、設定閾値上限と設定閾値 30 下限の範囲△Vthに入る場合には、直ちに、セレクト ゲートトランジスタS1に対する閾値の設定動作を終了 してよい。

【0143】また、例えば、書き込み時間を長くして も、セレクトゲートトランジスタS1の閾値分布の上限 は、設定閾値上限を超えることがないと共に、閾値分布 の幅を狭くすることができる。この場合、書き込み時間 は、図9において説明したように、コントロールゲート 電極27と電荷蓄積層26との間にトンネル電流が流 れ、かつ、そのトンネル電流が、電荷蓄積層26とp型 40 ウェル領域23との間に流れるトンネル電流と等しくな るか又はそれ以上になるまでの時間とする。

【0144】ここで、従来では、セレクトゲートトラン ジスタS1の閾値分布の下限を0 V以上とするために、 例えば、図10の設定閾値上限と0Vとの差を、 ΔVt he1(例えば、2V以上の値)よりも大きく設定する ことが必要であった。なぜなら、基本的に、消去状態の 閾値分布が、そのままシフトして、書き込み状態の閾値 分布となるからである。このため、設定閾値上限が非常 に高くなり、データ読み出し時(ベリファイリード時を 50 2以上の値に設定することが望ましい。

含む)のいわゆるパス電位(選択ブロック内の非選択ワ ード線の電位)が高くなる問題があった。

【0145】本発明によれば、セレクトゲートトランジ スタ及びメモリセルの消去状態の閾値分布の幅AVth e 2を非常に狭くできるため、同様に、この消去状態の 閾値分布を正方向にシフトさせることにより得られる書 き込み状態の閾値分布の幅Vthpも狭くすることがで きる。従って、設定閾値上限とOVとの差も、狭くで き、例えば、1 V以下に設定することができる。

【0146】このように、設定閾値上限の値を低くする 10 ことができるため、データ読み出し時(ベリファイリー ド時を含む)のいわゆるパス電位を低くでき、また、セ レクトゲートトランジスタS1のゲート絶縁膜に生じる。 ストレスや膜疲労の問題をなくすことができる。

【0147】なお、本発明では、さらに、書き込み時間 を長くしても(書き込みパルスの回数を増やしても)、 セレクトゲートトランジスタS1の閾値の上限(設定閾 値の上限と設定閾値の下限の間に設けられる)が変動す ることはないため、下限が次第に上昇し、非常に狭い間 20 値分布(図10の斜線で示す範囲)を得ることが可能に なる.

【0148】即ち、△Vthe2>△Vthで、かつ、 (設定閾値上限) $-0V > \Delta V t h e 2 の 場合には、書$ き込みベリファイ動作を行うことによって、セレクトゲ ートトランジスタS1の閾値分布を更に狭めることがで きる。この場合、最初の1回目の書き込みパルス印加 (SE2ステップ)後における閾値分布を、図10に示 すように、その閾値分布の下限がOVよりも高くなるよ うにすればよい。

- 【0149】次に、SE3ステップについて説明する。 SE3ステップでは、選択ブロック内のセレクトゲート トランジスタS1に対するベリファイリードが行われ る。即ち、選択ブロック内のセレクトゲートトランジス **タS1の閾値と設定閾値下限とを比較し、セレクトゲー** トトランジスタS1の閾値が設定閾値下限よりも低い場 合には、SE4ステップにおいて書き込み不十分と判断 される。一方、セレクトゲートトランジスタS1の閾値 が設定閾値下限よりも高い場合には、SE4ステップに おいて書き込み十分と判断される。
- 【0150】選択ブロック内の全てのセレクトゲートト ランジスタS1について書き込み十分と判断された場合 には、閾値設定動作を終了させる。

【0151】SE3ステップ、即ち、ベリファイリード は、具体的には、以下のようにして行われる。

【0152】まず、ビット線 (データ転送線) BLをV readに充電した後、ビット線BLをフローティング 状態にする。ソース線SLは、OVに設定される。Vr eadは、電源電位VccとOVの間の電位とし、nM OSセンスアンプの感度の向上を考慮すると、Vcc/

【0153】Vreadは、選択ブロック内の非選択ワ ード線に与えるパス電位であり、設定閾値上限よりも高 いことが必要である。

【0154】続いて、選択ブロック内のセレクトゲート 線SSLにベリファイ電位Vrefを与える。Vref は、例えば、0V+(設定関値下限)+(マージン)に 設定される。マージンは、センスアンプの感度に依存す る値となる。センスアンプの感度に依存する値(マージ ン) は、アレイノイズやセンスアンプの入力トランジス タの閾値のばらつきなどを考慮すると、通常、0~0. 2V程度となる。

【0155】そして、セレクトゲートトランジスタS1 の閾値が、Vrefよりも低い場合には、セレクトゲー トトランジスタS1がオン状態となり、ビット線BLの 電荷がセレクトゲートトランジスタS1を経由してソー ス線SLに放出されるため、ビット線BLの電位が低下 する。一方、セレクトゲートトランジスタS1の閾値 が、Vrefよりも高い場合には、セレクトゲートトラ ンジスタS1はオフ状態であり、セレクトゲートトラン ジスタS1には電流が流れず、ビット線BLの電位は、 Vreadに保持される。

【0156】このように、選択ブロック内のセレクトゲ ートトランジスタS1の閾値の状態によって、ビット線 BLの電位が変化する。

【0157】そこで、ビット線BLをセンスアンプに電 気的に接続し、センスアンプによりこのビット線BLの 電位変化を検出すれば、セレクトゲートトランジスタS 1の書き込みが十分であるか、又は不十分であるかを判 断することができる (SE4ステップ)。

セレクトゲートトランジスタS1の閾値がVrefより も低い場合には、書き込みパルスのパルス電圧及びパル ス幅の再設定を行った後に、再び、選択ブロック内のセ レクトゲート線SSLに書き込みパルスを与え、セレク トゲートトランジスタS1に対する再書き込みを実行す る(SE5ステップ)。

【0159】 再書き込みに用いる書き込みパルスは、例 えば、閾値のシフト量がΔVth以下に収まるように、 そのパルス電圧及びパルス幅が設定される。即ち、再書 幅は、直前に行った書き込み時の書き込みパルスのパル ス電圧よりも小さく、かつ、直前に行った書き込み時の 書き込みパルスのパルス幅よりも狭く設定される。

【0160】 このような書き込みパルスのパルス電圧及 びパルス幅を変えるシーケンスは、例えば、特開平08 -315590に開示されている。

【0161】そして、SE2ステップからSE5ステッ プまでのベリファイ動作を、m回だけ繰り返した後に は、図10の斜線部に示すように、選択ブロック内のセ

the/m 程度にまで狭くすることができる。例え ば、セレクトゲートトランジスタS1の閾値分布の幅 は、0.5 V以下にすることができる。

24

【0162】以上、1つのブロック内のセレクトゲート トランジスタS1の閾値を設定する場合の回路動作につ いて説明した。

【0163】なお、セレクトゲートトランジスタS1の 閾値を設定した後、同様の手法により、1つのブロック 内のセレクトゲートトランジスタS2の閾値の設定を行 10 う。この後、メモリセルMO, M1, ···M15に対 して、データ書き込み/消去が実行される。

【0164】次に、複数ブロック内のセレクトゲートト ランジスタS1の閾値を一括で設定する場合の回路動作 について説明する。

【0165】図12は、複数ブロック内のセレクトゲー トトランジスタS1の閾値を一括で設定する場合の回路 動作を示している。

【0166】まず、SE1' ステップでは、複数のプロ ック内のセレクトゲートトランジスタS1,S2及びメ 20 モリセルMO, M1, · · · M15に対して消去動作を 実行する。複数のブロック (選択ブロック) 内のセレク トゲート線SSLには、p型ウェル領域23よりも低い 電位が与えられる。例えば、セレクトゲート線SSLに は、OVが与えられ、p型ウェル領域23には、正電位 が与えられる。同様に、セレクトゲート線GSL及びコ ントロールゲート線WLO, WL1, ···WL15に も、OVが与えられる。

【0167】SE1'ステップ、即ち、複数ブロック内 のセレクトゲートトランジスタS1, S2及びメモリセ 【0158】なお、選択ブロック内の少なくとも1つの 30 ルM0,M1,・・・M15に対する消去動作を終了す ると、これらセレクトゲートトランジスタS1, S2及 びメモリセルMO, M1, ···M15の閾値は、全 て、負となるため、ビット線 (データ転送線) BLとソ ース線 S L が常に導通状態 (短絡状態) になる。

> 【0168】図12のフローチャートでは、複数個(n 個) のブロックには、それぞれ1からnまでの番号が付 されているものとする。

【0169】SE2、ステップでは、第1ブロック内の セレクトゲート線SSLに対する書き込みパルスの印加 き込みに用いる書き込みパルスのパルス電圧及びパルス 40 が行われる。同様に、第2ブロック内のセレクトゲート 線SSLから第nブロック内のセレクトゲート線SSL まで、順次、書き込みパルスの印加を実行する(SE 2' 'ステップ)。

【0170】その結果、複数のブロック内、即ち、第1 ブロックから第nブロックの全てのブロック内のセレク トゲートトランジスタS1の閾値が0 V以上の値に設定 される。ここで、本例では、ブロックごとに、順次、セ レクトゲートトランジスタS1に対する最初の書き込み を行ったが、これに代えて、全てのブロック (第1~第 レクトゲートトランジスタS1の閾値分布の幅は、ΔV 50 nブロック) 内のセレクトゲート線SSLに同時に書き

込みパルスを与え、全てのブロック内のセレクトゲート トランジスタS1に対して、一度に、最初の書き込みを 行ってもよい。この場合、書き込み時間の短縮に貢献で きる。

【0171】 SE3' ステップでは、複数のブロック (第1~第nプロック)内のセレクトゲートトランジス タS1に対するベリファイリードが行われる。

【0172】このベリファイリードは、複数のブロック 内の全てのセレクトゲートトランジスタS1に対して一 括して同時に行うことができる。即ち、全てのビット線 10 BLをプリチャージ電位に設定した後、フローティング 状態にする。また、複数のブロック内の全てのセレクト ゲート線SSLに同時にVref1を与え、セレクトゲ ート線GSL及びコントロールゲート線WLO, WL 1, ···WL15にOVを与える。

【0173】この場合、複数のブロック内のセレクトゲ ートトランジスタS1のうちの少なくとも1つの閾値が Vref1に満たないときは、ビット線BLの電荷がそ のセレクトゲートトランジスタS1を経由してソース線 S1に放電されるため、ビット線BLの電位は、低下す 20 る。また、複数のブロック内の全てのセレクトゲートト ランジスタS1の閾値がVref1を超えているとき は、ビット線BLは、プリチャージ電位を維持する。

【0174】つまり、例えば、ベリファイリード時に、 全てのビット線BLの電位に対してアンド (論理積)処 理を行えば、複数のブロック内の全てのセレクトゲート トランジスタS1に対して、一括して、ベリファイ判定 を行うことができる(SE4.ステップ)。

【0175】なお、SE2'~SE5'ステップは、複 1の閾値を0Vを超える値以上にすることを目的とす る。従って、このステップにおけるVref1は、OV を超えていれば、設定閾値下限より低くても構わない。 【0176】そして、ベリファイリードの結果、複数ブ ロック内のセレクトゲートトランジスタS1のうちの少 なくとも1つの閾値がVref1より低い場合には、書 き込みパルスのパルス電圧とパルス幅を再設定した後 に、再書き込みが実行される(SE4'~SE5')。 【0177】ここで、セレクトゲートトランジスタS1 の閾値が負である場合のセルユニット状態について説明 40 る。 する。

【0178】図13は、複数ブロック内のトランジスタ に対して一括消去を行った後のセルユニットの等価回路 を示している。

【0179】Ma1, Ma2, Mb1, Mb2は、セル ユニット内のドレイン側 (ビット線側) セレクトゲート トランジスタS1を表している。 また、 セレクトゲート トランジスタS2及びメモリセルMO, M1,・・・M 15の閾値は、全て、負に設定されている。よって、セ モリセルMO、M1、・・・M15は、抵抗素子として 表すことができる。

【0180】そして、セレクトゲートトランジスタMa 1、Ma2、Mb1、Mb2の少なくとも1つの閾値が 負である場合、セレクトゲート線SSLa、SSLbを OVに設定すると、ビット線BL1, BL2のうちの少 なくとも1つがセルユニットを経由してソース線SLに 短絡される。

【0181】また、全てのセレクトゲートトランジスタ Ma1、Ma2、Mb1、Mb2の閾値が正である場 合、セレクトゲート線SSLa, SSLbをOVに設定 しても、ビット線BL1, BL2がソース線SLに短絡 されることはない。この場合には、図12のSE6ステ ップ以降に行われる閾値設定ルーチンを正確に行うこと ができる。

【0182】このように、SE1'ステップからSE 5'ステップにおいて、複数ブロック内の全てのセレク トゲートトランジスタS1の閾値を正にする理由は、こ の後に行われる閾値設定ステップ (SE6~SE10) を正確に行うためである。

【0183】なお、SE1' ステップからSE5' ステ ップにより、複数ブロック内の全てのセレクトゲートト ランジスタS1の閾値分布が、設定閾値下限と設定閾値 上限の範囲AVthに収まる場合も考えられる。 このよ うな場合には、SE6ステップ以降のステップは、実行 する意義が薄れるため、SE4'ステップを終了した時 点で、セレクトゲートトランジスタS1に対する閾値設 定動作を終了させても構わない。

【0184】但し、書き込み時間(書き込み回数)を増 数のブロック内の全てのセレクトゲートトランジスタS 30 やせば、セレクトゲートトランジスタS1の閾値分布の 上限は変わらないが、その下限が次第に上昇してくるた め、セレクトゲートトランジスタS1の閾値分布の幅を 狭めるという点を考慮すれば、SE6ステップ以降のス テップを実行する意義はある。

> 【0185】この場合の書き込み時間は、図9で説明し たように、コントロールゲート電極27と電荷蓄積層2 6との間にトンネル電流が流れ、このトンネル電流が、 電荷蓄積層26とp型ウェル領域23との間に流れる電 流と等しくなるか、又はそれ以上になるまでの時間とす

> 【0186】ここで、従来では、非選択ブロック内のセ レクトゲートトランジスタS1をカットオフさせるため に、例えば、2V以上あるAVthe1(図10)より も、設定閾値上限とOVとの差を大きくする必要があっ た。また、ベリファイ動作を行って、セレクトゲートト ランジスタS1の閾値を設定閾値下限よりも高い値にし ても、設定閾値上限は、下げることができない。

【0187】特に、統計理論によれば、ブロック数をn とすると、複数ブロック内のセレクトゲートトランジス ルユニット内のセレクトゲートトランジスタS2及びメ 50 タS1の閾値分布の幅の広がりは、単一ブロック内のセ

レクトゲートトランジスタS1の閾値分布の幅の広がり よりも、n(1/2) 倍だけ大きくなるため、さらに、 設定閾値上限は、高くなってしまう。

【0188】そして、設定閾値上限が高くなると、例え ば、読み出し時のVreadを、設定閾値上限を超える 値にしなければならないため、Vreadの値が大きく なり、ゲート絶縁膜の膜疲労やストレスの問題が発生す

【0189】これに対し、本発明によれば、消去後のト ランジスタの閾値分布の幅ΔVthe2(図10参照) が非常に小さくなるため、設定閾値上限とOVとの差 を、非常に小さい値(例えば、1 V以下)にでき、結果 として、設定閾値上限を下げることができる。従って、 ゲート絶縁膜に生じる膜疲労やストレスの問題を緩和す ることができる。

【0190】ところで、図10において、AVthe2 >ΔVth、かつ、(設定閾値上限) - 0V>ΔVth e 2の場合には、各ブロック内のセレクトゲートトラン ジスタS1に対して書き込みベリファイ動作を行うこと 幅を狭めることができる。

【0191】SE6ステップからSE9ステップまでの 動作は、図11において説明したSE2ステップからS E5ステップまでの動作と同様に行えばよい。従って、 SE6ステップからSE9ステップまでの動作について は、省略する。

【0192】なお、SE6ステップからSE9ステップ までの動作は、第1ブロックに対するシーケンスであ る。つまり、選択ブロックがn個ある場合には、第1ブ ロックから第nブロックまで、SE6ステップからSE 30 9ステップまでの動作と同じ動作が繰り返して行われる (SE10ステップ)。

【0193】また、1ブロックに対して、SE6ステッ プからSE9ステップまでの動作をm回繰り返すと、図 10の斜線部で示すように、セレクトゲートトランジス タS1の閾値分布の幅を、ΔVthe/m程度にまで小 さくできる。具体的には、セレクトゲートトランジスタ S1の閾値分布の幅は、0.3 V以下に設定することが

【0194】図12に示すような動作は、ブロックごと 40 に、消去及びセレクトゲートトランジスタの閾値設定及 びベリファイを行う手法(1ブロック内のセレクトゲー トトランジスタの閾値設定が完了した後に、次のブロッ ク内のセレクトゲートトランジスタの閾値設定を行う手 法) に比べ、高速に、セレクトゲートトランジスタS1 の閾値の設定が行え、かつ、書き込み/消去時間も、短 くできるため、消費電力の削減などに効果的である。

【0195】なお、セレクトゲートトランジスタS1, S2に対する書き込み/消去を行うための回路の具体例 については、例えば、特開2000-76880に開示 50 など)を含むSi、SiGe、Geでもよく、また、絶

されている。本発明においても、この回路を用いて、書 き込み/消去を実行することができる。

【0196】また、セレクトゲート線SSLに与える電 位は、図11のフローチャートにおいて説明した電位関 係に基づいて決定すればよい。また、特開2000-7 6880に開示されるメモリセルに対する書き込み/消 去動作時の電位関係を、本発明に関わるセレクトゲート トランジスタに対する書き込み/消去動作時の電位関係 として使用してもよい。

【0197】ところで、本実施の形態の前提となったデ バイスは、電荷蓄積層26がSiNから構成されるMO NOS構造を有しているが、本発明の閾値設定手法は、 電荷蓄積層26がSiN以外の絶縁膜から構成されてい るデバイスにも適用できる。即ち、本発明の閾値設定手 法は、コントロールゲート電極と電荷蓄積層との間を流 れるキャリアによって電荷蓄積層内の電荷量が飽和し、 書き込み閾値又は消去閾値が飽和するような構造を有し ていればよい。

【0198】例えば、電荷蓄積層26は、導電性シリコ により、セレクトゲートトランジスタS1の閾値分布の 20 ン(Si)から構成することができる。図14は、消去 時のバンドダイアグラムを示しており、図15は、書き 込み時のバンドダイアグラムを示している。この場合、 ブロック絶縁膜40の厚さは、例えば、1nm以上20 nm以下に設定される。

> 【0199】図14の消去時のバンドダイアグラムで は、トンネル効果により電荷蓄積層26からp型ウェル 領域23に移動する電子によって、電荷蓄積層26内の 負電荷の量が減少 (又は正電荷の量が増加) する。そし て、電荷蓄積層26内の負電荷が一定量以上に減少する と、ブロック絶縁膜40内に生じる電界が増え、電子が コントロールゲート電極27から電荷蓄積層26に注入 される。このため、トランジスタの閾値は、消去時間を 増やしても、一定値より低下することはなく、いわゆる オーバーイレーズ現象は起こることがない。

> 【0200】図15の書き込み時のバンドダイアグラム では、トンネル効果によりp型ウェル領域23から電荷 蓄積層26に移動する電子、又は、ソース、ドレイン若 しくはチャネルで生じたホットエレクトロン又はホット ホールによって、電荷蓄積層26内の負電荷の量が増加 (又は正電荷の量が減少)する。そして、電荷蓄積層2 6内の負電荷が一定量以上に増加すると、ブロック絶縁 膜40のバンドの傾きが増大し、電子が電荷蓄積層26 からコントロールゲート電極27に引き抜かれる。この ため、トランジスタの閾値は、書き込み時間を増やして も、一定値より上昇することはなく、いわゆるオーバー ライト現象は起こることがない。

【0201】このように、電荷蓄積層26は、導電性シ リコンから構成してもよい。一般的には、電荷蓄積層2 6は、導電体、例えば、不純物(例えば、P、As、B

緑体、例えば、SiN、チタンオキサイド、タンタルオ キサイド、アルミナなどでもよい。

【0202】[第2実施の形態] 図16は、本発明の第 2実施の形態に関わるNAND型EEPROMのセルア レイ構造の平面図を示している。図17は、図16のX VII-XVII線に沿う断面図、図18は、図16の XVIII-XVIII線に沿う断面図、図19は、図 16のXIX-XIX線に沿う断面図である。

【0203】なお、図16乃至図19に示すデバイスに おいて、図1乃至図4に示すデバイスと同じ部分には同 10 じ符号を付して、その詳細な説明については、省略する ことにする。

【0204】本実施の形態に関わるデバイスの特徴は、 上述の第1実施の形態に関わるデバイスと比べると、電 荷蓄積層26がカラム方向に延びており、1セルユニッ ト内のセレクトゲートトランジスタS1、S2及びメモ リセルMO、M1、・・・M15の電荷蓄積層26が一 体化されている点にある。

【0205】但し、電荷蓄積層26は、絶縁体であり、 かつ、実際に、電荷が蓄積される領域は、電荷蓄積層2 20 6のうち、コントロールゲート電極27(WLO), · ・・27 (WL15) の直下の部分及びセレクトゲート 電極27 (SSL), 27 (GSL) の直下の部分であ るため、1セルユニット内のトランジスタの電荷蓄積層 26が一体化 (共有ではない) されている点は、EEP ROMの動作上、全く問題とならない。

【0206】セレクトゲートトランジスタS1、S2及 びメモリセルMO, M1, ···M15は、共に、電荷 蓄積層26を有するMONOS型トランジスタから構成 される。本実施の形態では、1セルユニット45は、直 30 列接続された16(=24)個のメモリセルからなるN ANDストリングと、このNANDストリングの両端に 1つずつ接続される2つのセレクトゲートトランジスタ S1、S2とから構成される。

【0207】1セルユニット45内に配置されるメモリ セル数は、1個以上であればよい。1セルユニット45 内のメモリセル数が1個の場合は、特に、3Tr-NA NDと呼ばれる特殊なEEPROMとなる。1セルユニ ット内のメモリセル数は、通常、複数個であるが、nビ ットアドレス信号のデコードにより1セルユニット45 40 内のメモリセルの選択を行う点を考慮すれば、1セルユ ニット45内のメモリセル数は、2n個(nは正の整 数)であることが望ましい。

【0208】p型ウェル領域23は、p型不純物 (例え ば、ボロン)を含み、その不純物濃度は、例えば、1× $10^{14} \sim 1 \times 10^{19}$ atoms/cm³の範囲 内の所定値に設定される。p型ウェル領域23上には、 ゲート絶縁膜25,25ssェ,25csェが形成され る。メモリセルのゲート絶縁膜25の厚さは、例えば、

ート絶縁膜25,25ssl,25gslは、例えば、 シリコン酸化膜、オシシナイトライド膜などの絶縁膜か ら構成される。

【0209】ゲート絶縁膜25,25ssL,25 G S L 上には、電荷蓄積層26,26 S S L ,26 GSLが形成される。電荷蓄積層26,26SSL,2 6 G S L は、例えば、シリコン窒化膜から構成され、そ の厚さは、4 n m~5 0 n mの範囲内の所定値に設定さ ns.

【0210】ここで、本実施の形態では、セレクトゲー トトランジスタS1、S2直下のゲート絶縁膜25 ssl, 25gslの厚さは、メモリセルMO, M1, ・・・M15直下のゲート絶縁膜25の厚さよりも、例 えば、2nm以上厚くなるように形成される。

【0211】その理由は、セレクトゲートトランジスタ S1, S2のトンネル絶縁膜25ssL, 25gsLに 流れる誤読み出しや誤消去の原因となるトンネル電流 を、メモリセルMO,M1,・・・M15のトンネル絶 縁膜25に流れる電流よりも小さくし、EEPROMの 安定動作を実現するためである。

【0212】このような構造を実現するためには、例え ば、予め、ゲート絶縁膜となる2nm~20nmの厚さ のシリコン酸化膜又はオキシナイトライド膜を形成し、 この後、セレクトゲートトランジスタS1, S2が形成 される領域上をレジストで覆い、メモリセルMO、M 1, · · · M 1 5 が形成される領域のゲート絶縁膜を除 去する。この後、再び、ゲート絶縁膜となる0.5~1 Onmの厚さのシリコン酸化膜又はオキシナイトライド 膜を形成する。

【0213】このようなゲート絶縁膜25,2 5ggL、25ggLの形成方法によれば、メモリセル MO, M1, · · · M15のゲート絶縁膜25の厚さ は、0.5~10nmとなり、セレクトゲートトランジ スタS1, S2のゲート絶縁膜25ssL, 25gsL の厚さは、2.5~30nmとなる。

【0214】電荷蓄積層26,26ssL,26csL の上には、ブロック絶縁膜40,40ss1,40 GSLが形成される。ブロック絶縁膜40,4 Ossi, 40gsiの厚さは、例えば、2nm~30 nmに設定される。ブロック絶縁膜40、40ssL、 40cs L は、例えば、シリコン酸化膜、オキシナイト ライド膜などの絶縁膜から構成される。 【0215】プロック絶縁膜40、40ss1、40

GSL上には、導電性ポリシリコン層41,4 1ssl, 41gslが形成される。 導電性ポリシリコ ン層41, 41ssr, 41gsrは、不純物 (例え ば、リン、砒素、ポロンなど)を含み、その不純物濃度 $3 \times 10^{17} \sim 1 \times 10^{21} \text{ atoms/cm}$ 3 に設定される。導電性ポリシリコン層41、41 0.5 ~ 10nmの範囲内の所定値に設定される。ゲ 50 ssl, 41cslの厚さは、10nm~500nmの 範囲の所定値に設定される。

【0216】ゲート絶縁膜25,25ssL,25 GsL、電荷蓄積層26,26ssL,26GsL、ブロック絶縁膜40,40ssL,40gsL及び導電性ボリシリコン層41,41ssL,41gsLは、それぞれ、例えば、シリコン酸化膜からなる素子分離絶縁膜24により取り囲まれた素子領域(p型ウェル領域23)上に自己整合的に形成される。即ち、ゲート絶縁膜25,25ssL,25gsL、電荷蓄積層26,26ssL,26gsL、ブロック絶縁膜40,40ssL,40gsL及び導電性ボリシリコン層41,41ssL,41gsLのロウ方向のエッジは、素子分離絶縁膜24のロウ方向のエッジに一致している。【0217】このような構造は、例えば、ゲート絶縁膜

102171 このような構造は、例えば、プート紀縁限25,25ssl,25csl、電荷蓄積層26,26ssl,26csl、ブロック絶縁膜40,40ssl,40csl及び導電性ポリシリコン層41,41ssl,41cslを形成した後に、これらのロウ方向のエッジを確定するエッチング(RIE)を行い、続けて、P型ウェル領域23もエッチングし、P型ウェンの収域23内に、例えば、0.05~0.5μmの深さを有するトレンチを形成する。そして、このトレンチ内に絶縁膜を埋め込めば、素子分離絶縁膜24が形成されると共に、この素子分離絶縁膜24(又は素子領域)に対して自己整合的に、ゲート絶縁膜25,25ssl,25csl、電荷蓄積層26,26ssl,26csl、ブロック絶縁膜40,40ssl,40csl及び導電性ポリシリコン層41,41ssl,41cslが形成される。

【0218】 導電性ポリシリコン層41,41ssl,30 造によれば、41gsl上には、コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)となる低抵抗材料が形成される。この低抵抗材料は、WSi(タングステンシリサイド)、CoSiなどから構成される。つまり、メモリセルのコントロールゲート電極及びセレクトゲートトランジスタのセレクトゲート電極は、共に、導電性ポリシリコン層と低抵抗材料のスタック構造を有している。【0219】コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SS40構成される。L),27(GSL)の厚さは、10nm~500nm 【0227】 に設定される。

【0220】 導電性ポリシリコン層41,41ssL,41csL、コントロールゲート線27(WL0),・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)のカラム方向のエッジは、キャップ絶縁膜48をマスクにしたエッチング(RIE)により形成される。

【0221】このエッチングの結果、コントロールゲー 6ssl, 26gsl、導電性ポリシリコン層41 ト線27(WL0),・・・27(WL15)及びセレ 50 sl, 41gsl及びセレクトゲート線27(SS

クトゲート線27 (SSL), 27 (GSL)は、ロウ 方向に一直線に延びることになる。また、導電性ポリシ リコン層41,41ssl,41cslは、素子分離絶 縁膜24により取り囲まれた素子領域内にのみ配置されることになる。

【0222】p型ウェル領域23とp型半導体基板21の間には、n型ウェル領域22が配置されている。これにより、p型ウェル領域23の電位は、p型半導体基板21と独立に、設定することができる。このような構造10は、ダブルウェル構造(又はツインウェル構造)と呼ばれ、消去時に、大きな駆動力の昇圧回路が必要なくなるため、消費電力を抑えるなどの効果を得ることができる。

【0223】また、本実施の形態のデバイス構造では、ゲート絶縁膜25,25ssL,25csL、電荷蓄積層26,26ssL,26csL、ブロック絶縁膜40,40ssL,40csL及び導電性ポリシリコン層41,41ssL,41csLが、素子分離絶縁膜24(又は素子領域)に対して自己整合的に形成され、かつ、素子分離絶縁膜24の上面がp型ウェル領域23の表面よりも十分に上部に形成される。

【0224】このため、コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)がp型ウェル領域23の表面近傍又はそれよりも下部に配置されることがない。つまり、p型ウェル領域23と素子分離絶縁膜24の境界における電界集中や関値の低い寄生トランジスタの発生を防止できる。

【0225】さらに、本実施の形態におけるデバイス構 30 造によれば、電界集中に起因する書き込み閾値の低下現 象、いわゆるside walk現象が生じにくくなる ため、高性能及び高信頼性のトランジスタを形成でき る。

【0226】コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)のカラム方向の側壁には、側壁絶縁膜43が形成される。側壁絶縁膜43の厚さは、例えば、5nm~200nmに設定される。側壁絶縁膜43は、例えば、シリコン窒化膜、シリコン酸化膜などから構成される。

【0227】p型ウェル領域23内には、ソース又はドレイン電極となるn型拡散層28,28s,28dが形成される。

【0228】n型拡散層28、電荷蓄積層26、導電性ポリシリコン層41及びコントロールゲート線27(WL0),・・・27(WL15)により、MONOS型メモリセルMO, M1,・・・M15が構成される。同様に、n型拡散層28,28s,28d、電荷蓄積層26ssL,26gsL、導電性ポリシリコン層41s

L), 27 (GSL) により、MONOS型セレクトゲ ートトランジスタS1、S2が構成される。

【0229】MONOS型メモリセルMO, M1, ・・ ·M15のゲート長は、0.01 m~0.5 mの範 囲内の所定値に設定される。また、MONOS型セレク トゲートトランジスタS1, S2のゲート長は、メモリ セルMO、M1、・・・M15のゲート長よりも長い 値、例えば、O. O2μm~1μmの範囲内の所定値に 設定される。このように、チャネル長を長くすることに より、ブロック選択/非選択時のオン/オフ比を大きく 10 でき、誤書き込みや誤読み出しを防止できる。

【0230】n型拡散層28は、例えば、リン、砒素、 アンチモンなどの不純物を含み、その表面濃度は、1× 10¹⁷ ~ 1×10²¹ atoms/cm³ の範囲 内の所定値に設定される。n型拡散層28の深さは、例 えば、10nm~500nmの範囲内の所定値に設定さ れる。

【0231】n型拡散層28を形成する際のイオン注入 においては、n型不純物は、ゲート絶縁膜25,25 6gsL及びブロック絶縁膜40,40ssL,40 GSLを透過して、p型ウェル領域23内に注入され る。n型拡散層28は、互いに隣接する2つのメモリセ ルに共有され、n型拡散層28s, 28dは、互いに隣 接する2つのセルユニットに共有されている。

【0232】本実施の形態に関わるデバイス構造によれ ば、セレクトゲートトランジスタS1, S2は、電荷蓄 積層26を有し、かつ、メモリセルMO, M1,・・・ M15と同様に、MONOS型トランジスタから構成さ 2のセレクトゲート線SSL, GSLが配置される配線 層は、メモリセルMO, M1, ···M15のコントロ ールゲート線WLO, WL1, ···WL15が配置さ れる配線層と同じである。

【0233】また、本実施の形態のデバイス構造では、 上述の第1実施の形態のデバイス構造とは異なり、素子 領域上において電荷蓄積層26がカラム方向に延び、1 セルユニット内のトランジスタの電荷蓄積層26は、互 いに一体化されている。このため、本実施の形態では、 キサイド、タンタルオキサイド、アルミナなどに限定さ れる。

【0234】また、従来のフローティングゲート電極を 有するEEPROMとは異なり、電荷蓄積層26が絶縁 体から構成されるため、互いに隣接する2つのトランジ スタ(メモリセル及びセレクトゲートトランジスタ)の 間のリーク電流を防止するための側壁絶縁膜43は、十 分に厚く形成する必要がない。

【0235】つまり、本実施の形態のデバイス構造によ れば、側壁絶縁膜43の厚さを薄くすることができるた 50 【0242】コンタクトプラグ31s,31a,32a

め、セルユニット内の2つのトランジスタの距離を狭め ることができ、素子の高密度化及びチップサイズの縮小 に貢献できる。

【0236】また、セレクトゲートトランジスタS1, S2のセレクトゲート線27 (SSL, 27 (GSL) 及びメモリセルMO, M1, ···M15のコントロー ルゲート線27 (WLO), ···27 (WL15)を 形成する際に、電荷蓄積層26,26ss1,26 G S L の側壁が露出することがないため、電荷蓄積層2 6,26ssL,26gsLの汚染やリーク電流を防止 でき、さらに、ソースエッジ又はドレインエッジの電界 集中による異常書き込みや異常消去を減少させることが できる。

【0237】また、ゲート絶縁膜25,25ss1,2 5gsL、電荷蓄積層26,26ssL,26gsL及 びブロック絶録膜40、40ssL、40gsLについ ては、ロウ方向のエッジの加工のみが行われ、カラム方 向のエッジの加工は行われない。

【0238】つまり、カラム方向については、ポリシリ ssl, 25gsl、電荷蓄積層26, 26ssl, 2 20 コン層41, 41SSL, 41GSL、コントロールゲ ート電極27 (WLO), ···27 (WL15)及び セレクトゲート電極27 (SSL), 27 (GSL)の みを加工すればよく、ゲート絶縁膜25,25881, 25cs L、電荷蓄積層26, 26ss L, 26cs L 及びブロック絶縁膜40,40ssl,40gslにつ いては、加工する必要がない。

【0239】このため、ゲート加工後に形成されるトラ ンジスタ間の段差が小さくなり、その結果、互いに隣接 する2つのゲート電極の間隔を狭めることができ、素子 れている。また、セレクトゲートトランジスタS1,S 30 の高密度化に貢献できる。また、2つのゲート電極の間 の溝を層間絶縁膜28で埋め込まなければならないが、 本実施の形態によれば、この溝のアスペクト比を小さく することができるため、2つのゲート電極間の溝に完全 に層間絶縁膜28を埋め込むことができる。

【0240】セルユニット内の最もドレイン側(ビット 線側) のn型拡散層 (ドレイン) 28a は、コンタクト プラグ31 a を経由して中間層33 a に接続される。中 間層33aは、コンタクトプラグ32aを経由してビッ ト線 (データ転送線) 36 (BL) に接続される。セル 電荷蓄積層26は、絶縁体、例えば、SiN、チタンオ 40 ユニット内の最もソース側(ソース線側)のn型拡散層 (ソース) 28 。は、コンタクトプラグ31 。を経由し てソース線33(SL)に接続される。

> 【0241】ビット線(データ転送線)BLは、例え ば、タングステン、タングステンシリサイド、チタン、 チタンナイトライド、アルミニウムなどから構成され る。ソース線33(SL)は、ロウ方向に一直線に延び ている。なお、n型拡散層28sをロウ方向に一直線に 延ばし、このn型拡散層28sをロウ方向のセルユニッ トに共有させるようにしてもよい。

は、例えば、n型不純物又はp型不純物がドープされた 導電性ポリシリコン、タングステン、タングステンシリ サイド、A1、TiN、Tiなどから構成される。層間 絶縁膜28は、例えば、SiO2やSiNなどの絶縁膜 から構成される。保護膜(パッシベーション膜)37 は、例えば、SiO2、SiN、ポリイミドなどから構 成される。

【0243】なお、ビット線36 (BL)上には、例えば、W、A1、Cuなどから構成される上部配線が配置される。

【0244】本実施の形態に関わるデバイス構造においても、セレクトゲートトランジスタS1, S2に対する 関値の設定は、上述の第1実施の形態において説明した 方法により実現することができる。

【0245】また、n型拡散層28上に存在する電荷蓄 積層26にトラップされた電子は、図11及び図12に 示すフローチャートの消去ステップ(SE1, SE 1')によりp型ウェル領域23に引き抜くことができ

1′)によりp型ウェル領域23に引き抜くことができるため、n型拡散層28上の電荷蓄積層26に電子が蓄積されることはなく、セルユニット内の電流経路の抵抗 20の増大を防ぐことができる。

【0246】[第3実施の形態]図20は、本発明の第3実施の形態に関わるNAND型EEPROMのセルアレイ構造の平面図を示している。図21は、図20のXXI-XXI線に沿う断面図、図22は、図20のXXII-XXII線に沿う断面図、図23は、図20のXXIII-XXIII線に沿う断面図である。

【0247】なお、図20乃至図23に示すデバイスにおいて、図1乃至図4に示すデバイスと同じ部分には同じ符号を付して、その詳細な説明については、省略する 30ことにする。

【0248】本実施の形態に関わるデバイスの特徴は、 上述の第2実施の形態に関わるデバイスに比べると、電 荷蓄積層26が、素子分離絶縁膜24上及び素子分離絶 縁膜24に取り囲まれた素子領域上の全体に形成されて いる点にある。

【0249】但し、実際に、電荷が蓄積される領域は、電荷蓄積層26のうち、コントロールゲート電極27 (WL0),・・・27 (WL15)の直下の部分及びセレクトゲート電極27 (SSL),27 (GSL)の 40 直下の部分であるため、電荷蓄積層26がP型ウェル領域(メモリセルアレイ領域)23上の全体に形成されている点は、EEPROMの動作上、全く問題とならない

【0250】セレクトゲートトランジスタS1,S2及びメモリセルM0,M1,・・・M15は、共に、電荷蓄積層26を有するMONOS型トランジスタから構成される。本実施の形態では、1セルユニット45は、直列接続された16(=24)個のメモリセルからなるNANDストリングと、このNANDストリングの両端に50

1つずつ接続される2つのセレクトゲートトランジスタ S1、S2とから構成される。

【0251】1セルユニット45内に配置されるメモリセル数は、1個以上であればよい。1セルユニット45内のメモリセル数が1個の場合は、特に、3Tr-NANDと呼ばれる特殊なEEPROMとなる。1セルユニット内のメモリセル数は、通常、複数個であるが、nビットアドレス信号のデコードにより1セルユニット45内のメモリセルの選択を行う点を考慮すれば、1セルユコット45内のメモリセル数は、2ⁿ個(nは正の整数)であることが望ましい。

【0252】p型ウェル領域23は、p型不純物 (例えば、ボロン)を含み、その不純物濃度は、例えば、 $1 \times 10^{14} \sim 1 \times 10^{19}$ atoms/cm³の範囲内の所定値に設定される。p型ウェル領域23上には、ゲート絶縁膜25,25ssL,25gsLが形成される。ゲート絶縁膜25,25ssL,25gsLの厚さは、例えば、 $0.5 \sim 10$ nmの範囲内の所定値に設定される。ゲート絶縁膜25,25ssL,25gsLは、例えば、シリコン酸化膜、オシシナイトライド膜などの絶縁膜から構成される。

【0253】ゲート絶縁膜25,25ssl,25 csl上及び素子分離絶縁膜24上には、電荷蓄積層2 6,26ssl,26cslが形成される。電荷蓄積層 26,26ssl,26cslは、例えば、シリコン窒 化膜から構成され、その厚さは、4nm~50nmの範 囲内の所定値に設定される。

【0254】ここで、本実施の形態では、電荷蓄積層26,26ssL,26gsLがp型ウェル領域(メモリセルアレイ領域)23上の全体に形成されるが、電荷蓄積層26,26ssL,26gsLは、絶縁体から構成されるため、EEPROMの動作上、全く問題はない。【0255】電荷蓄積層26,26ssL,26gsLの上には、ブロック絶縁膜40,40ssL,40gsLが形成される。ブロック絶縁膜40,40ssL,40gsL,40gsLは、例えば、シリコン酸化膜、オキシナイトライド膜などの絶縁膜から構成される。

【0256】これらゲート絶縁膜25、25ssl、25gsl、電荷蓄積層26、26ssl、26gsl及びブロック絶縁膜40、40ssl、40gslは、以下のようにして形成される。

【0257】まず、p型ウェル領域23に、0.05~0.5μmの深さを有するトレンチを形成した後、このトレンチ内に素子分離絶縁膜24を埋め込む。この後、素子分離絶縁膜24の表面がp型ウェル領域23の表面とほぼ等しくなるまで、素子分離絶縁膜24の平坦化処理(エッチバック、CMPなど)を行う。そして、素子分離絶縁膜24に取り囲まれた素子領域上に、ゲート絶

縁膜25, 25ssl, 25gslを形成する。 【0258】この後、ゲート絶縁膜25,25ssL, 25 G S L 上及び素子分離絶縁膜24上に、電荷蓄積層 26となるシリコン窒化膜を形成し、さらに、続けて、 電荷蓄積層26上に、ブロック絶縁膜40を形成する。 【0259】このような方法では、上述の第1及び第2 実施の形態とは異なり、まず、STI構造の素子分離絶 縁膜24が形成された後に、ゲート絶縁膜25,25 SSL, 25GSL、電荷蓄積層26, 26SSL, 2 6gsL及びブロック絶縁膜40,40ssL,40 G S L が形成される。このため、素子分離絶縁膜24を 形成するためのトレンチのアスペクト比を小さくするこ とができ、トレンチ内に完全に素子分離絶縁膜24を埋 め込めるため、素子分離耐圧の向上を図ることができ る.

【0260】ブロック絶縁膜40、40ssr、40 с s ь 上には、導電性ポリシリコン層から構成されるコ ントロールゲート線27(WLO), · · · 27(WL 15) 及びセレクトゲート線27 (SSL), 27 (G SL)が形成される。 導電性ポリシリコン層は、不純物 20 (例えば、リン、砒素、ボロンなど)を含み、その不純 物濃度は、1×10¹⁷ ~ 1×10²¹ atoms /cm³ に設定される。 導電性ポリシリコン層の厚さ は、10nm~500nmの範囲の所定値に設定され る、

【0261】なお、本実施の形態では、コントロールゲ ート線27 (WLO), ···27 (WL15) 及びセ レクトゲート線27 (SSL), 27 (GSL)は、導 電性ポリシリコン層から構成したが、これに代えて、例 えば、導電性ポリシリコン層と金属シリサイド層(例え 30 えば、10nm~500nmの範囲内の所定値に設定さ ば、WSi、CoSiなど)とのスタック構造を有して いてもよい。

【0262】コントロールゲート線27(WL0), · ··27 (WL15) 及びセレクトゲート線27 (SS L), 27 (GSL) のカラム方向のエッジは、キャッ プ絶縁膜48をマスクにしたエッチング (RIE) によ り形成される。このエッチングの結果、コントロールゲ ート線27 (WLO), ···27 (WL15) 及びセ レクトゲート線27 (SSL), 27 (GSL)は、ロ ウ方向に一直線に延びることになる。

【0263】p型ウェル領域23とp型半導体基板21 の間には、n型ウェル領域22が配置されている。これ により、p型ウェル領域23の電位は、p型半導体基板 21と独立に、設定することができる。このような構造 は、ダブルウェル構造(又はツインウェル構造)と呼ば れ、消去時に、大きな駆動力の昇圧回路が必要なくなる ため、消費電力を抑えるなどの効果を得ることができ る。

【0264】コントロールゲート線27(WL0),・ ・・27(WL15)及びセレクトゲート線27(SS 50 上述の第2実施の形態のデバイス構造とは異なり、電荷

L), 27 (GSL) のカラム方向の側壁には、側壁絶 縁膜43が形成される。 傾壁絶縁膜43の厚さは、例え ば、5nm~200nmに設定される。側壁絶縁膜43 は、例えば、シリコン窒化膜、シリコン酸化膜などから 構成される。

【0265】p型ウェル領域23内には、ソース又はド レイン電極となるn型拡散層28,28s,28dが形 成される。

【0266】n型拡散層28、電荷蓄積層26及びコン 10 トロールゲート線27 (WLO), ···27 (WL1 5) により、MONOS型メモリセルMO, M1, ・・ ・M15が構成される。同様に、n型拡散層28,28 s, 28d、電荷蓄積層26ssL, 26csL及びセ レクトゲート線27 (SSL), 27 (GSL) によ り、MONOS型セレクトゲートトランジスタS1,S 2が構成される。

【0267】MONOS型メモリセルMO、M1、・・ ·M15のゲート長は、0.01μm~0.5μmの範 囲内の所定値に設定される。また、MONOS型セレク トゲートトランジスタS1、S2のゲート長は、メモリ セルMO、M1、・・・M15のゲート長よりも長い 値、例えば、O. O2μm~1μmの範囲内の所定値に 設定される。このように、チャネル長を長くすることに より、ブロック選択/非選択時のオン/オフ比を大きく でき、誤書き込みや誤読み出しを防止できる。

【0268】n型拡散層28は、例えば、リン、砒素、 アンチモンなどの不純物を含み、その表面濃度は、1× 10¹⁷ ~ 1×10²¹ atoms/cm³ の範囲 内の所定値に設定される。n型拡散層28の深さは、例

【0269】n型拡散層28を形成する際のイオン注入 においては、n型不純物は、ゲート絶縁膜25,25 ssl, 25csl、電荷蓄積層26, 26ssl, 2 6gsL及びブロック絶縁膜40,40ssL,40 GSLを透過して、p型ウェル領域23内に注入され る。n型拡散層28は、互いに隣接する2つのメモリセ ルに共有され、n型拡散層28s, 28dは、互いに隣 接する2つのセルユニットに共有されている。

【0270】本実施の形態に関わるデバイス構造によれ ば、セレクトゲートトランジスタS1、S2は、電荷蓄 積層26を有し、かつ、メモリセルMO, M1, ・・・ M15と同様に、MONOS型トランジスタから構成さ れている。また、セレクトゲートトランジスタS1, S 2のセレクトゲート線SSL, GSLが配置される配線 層は、メモリセルMO, M1, ···M15のコントロ ールゲート線WLO, WL1, · · · WL15が配置さ れる配線層と同じである。

【0271】また、本実施の形態のデバイス構造では、

蓄積層26が素子分離絶縁膜24上及び素子分離絶縁膜24に取り囲まれた素子領域上に配置され、全てのセルユニット内のトランジスタの電荷蓄積層26が、互いに一体化されている。このため、本実施の形態においても、電荷蓄積層26は、絶縁体、例えば、SiN、チタンオキサイド、タンタルオキサイド、アルミナなどに限定される。

【0272】また、従来のフローティングゲート電極を 有するEEPROMとは異なり、電荷蓄積層26が絶縁 体から構成されるため、互いに隣接する2つのトランジ 10 スタ(メモリセル及びセレクトゲートトランジスタ)の 間のリーク電流を防止するための側壁絶縁膜43は、十 分に厚く形成する必要がない。

【0273】つまり、本実施の形態のデバイス構造によれば、側壁絶縁膜43の厚さを薄くすることができるため、セルユニット内の2つのトランジスタの距離を狭めることができ、素子の高密度化及びチップサイズの縮小に貢献できる。

【0274】また、セレクトゲートトランジスタS1、S2のセレクトゲート線27(SSL、27(GSL) 20及びメモリセルM0、M1、・・M15のコントロールゲート線27(WL0)、・・27(WL15)を形成する際に、電荷蓄積層26、26ssL、26GsLの側壁が露出することがないため、電荷蓄積層26、26ssL、26GsLの汚染やリーク電流を防止でき、さらに、ソースエッジ又はドレインエッジの電界集中による異常書き込みや異常消去を減少させることができる。

【0275】また、本実施の形態では、STI構造の素子分離絶縁膜24を形成した後に、ゲート絶縁膜25,25ssl,25csl、電荷蓄積層(絶縁膜)26,26ssl,26csl及びブロック絶縁膜40,40ssl,40cslが形成されるため、これら絶縁膜が、素子分離絶縁膜24を形成する際の熱工程にさらされることがない。

【0276】従って、プロセスダメージなしに、良好な 膜質のゲート絶縁膜25,25ssl,25csl、電 荷蓄積層26,26ssl,26csl及びブロック絶 縁膜40,40ssl,40cslを形成することがで きる。

【0277】また、本実施の形態では、電荷蓄積層26,26ssl,26gslは、p型ウェル領域(メモリセルアレイ領域)23上の全体に形成され、電荷蓄積層26,26ssl,26gslを加工するプロセスが存在しないため、電荷蓄積層26,26ssl,26gslのダメージの発生がなく、電荷保持特性の向上に貢献することができる。

ロールゲート線27(WL0),・・・27(WL15)のみについて加工すればよく、ゲート絶縁膜25,25ssl,25gsl、電荷蓄積層26,26ssl,26gsl及びブロック絶縁膜40,40ssl,40gslについては、加工する必要がない。【0279】このため、ゲート加工後に形成されるトランジスタ間の段差が小さくなり、その結果、互いに隣接する2つのゲート電極の間隔を狭めることができ、素子の高密度化に貢献できる。また、2つのゲート電極の間の溝を層間絶縁膜28で埋め込まなければならないが、本実施の形態によれば、この溝のアスペクト比を小さくすることができるため、2つのゲート電極間の溝に完全に層間絶縁膜28を埋め込むことができる。

40

【0280】セルユニット内の最もドレイン側(ビット線側)のn型拡散層(ドレイン)28aは、コンタクトプラグ31aを経由して中間層33aに接続される。中間層33aは、コンタクトプラグ32aを経由してビット線(データ転送線)36(BL)に接続される。セルユニット内の最もソース側(ソース線側)のn型拡散層(ソース)28sは、コンタクトプラグ31sを経由してソース線33(SL)に接続される。

【0281】ビット線(データ転送線)BLは、例えば、タングステン、タングステンシリサイド、チタン、チタンナイトライド、アルミニウムなどから構成される。ソース線33(SL)は、ロウ方向に一直線に延びている。なお、n型拡散層28sをロウ方向に一直線に延ばし、このn型拡散層28sをロウ方向のセルユニットに共有させるようにしてもよい。

【0282】コンタクトプラグ31s,31a,32a 30 は、例えば、n型不純物又はp型不純物がドープされた 導電性ポリシリコン、タングステン、タングステンシリ サイド、A1、TiN、Tiなどから構成される。層間 絶縁膜28は、例えば、SiO2やSiNなどの絶縁膜 から構成される。保護膜(パッシベーション膜)37 は、例えば、SiO2、SiN、ポリイミドなどから構 成される。

【0283】なお、ビット線36 (BL)上には、例えば、W、A1、Cuなどから構成される上部配線が配置される。

40 【0284】本実施の形態に関わるデバイス構造においても、セレクトゲートトランジスタS1,S2に対する 関値の設定は、上述の第1実施の形態において説明した 方法により実現することができる。

【0285】また、n型拡散層28上に存在する電荷蓄積層26にトラップされた電子は、図11及び図12に示すフローチャートの消去ステップ(SE1, SE1')によりp型ウェル領域23に引き抜くことができるため、n型拡散層28上の電荷蓄積層26に電子が蓄積されることはなく、セルユニット内の電流経路の抵抗の対力を防ぐことができる。

【0286】[第4実施の形態]図24は、本発明の第 4実施の形態に関わるAND型EEPROMのセルアレ イ構造の平面図を示している。 図25は、 図24のXX V-XXV線に沿う断面図、図26は、図24のXXV I-XXVI線に沿う断面図である。また、図27は、 図24乃至図26に示すデバイスの1セルユニット分の 等価回路を示している。

【0287】本実施の形態に関わるデバイス構造は、上 述の第1実施の形態に関わるNANDセル構造のメモリ セルアレイをANDセル構造に変更したものであると考 10 えることができる。

【0288】複数個 (本例では、16個) のメモリセル MO, M1, ···M15は、ノードAとノードBの間 に並列に接続される。ノードAは、セレクトゲートトラ ンジスタS1を経由してビット線(データ転送線)BL に接続される。また、ノードBは、セレクトゲートトラ ンジスタS2を経由してソース線SLに接続される。メ モリセルMO, M1, ···M15及びセレクトゲート トランジスタS1, S2は、共に、p型ウェル領域23 上に形成される。

【0289】メモリセルM0、M1、・・・M15のコ ントロールゲート電極は、コントロールゲート線(デー 夕選択線、即ち、ワード線)WLO, WL1, ・・・W L15に接続される。コントロールゲート線WLO, W L1, ···WL15は、ロウ方向に延び、1ブロック 内の複数のセルユニット45に接続される。

【0290】セレクトゲートトランジスタS1, S2の セレクトゲート電極は、セレクトゲート線SSL、GS しに接続される。セレクトゲート線SSL,GSLは、 ロウ方向に延び、1ブロック内の複数のセルユニット4 30 5に接続される。セレクトゲート線SSL, GSLは、 ブロックの選択を行い、選択されたブロック内のセルユ ニット45をビット線BLに電気的に接続する機能を有 する。

【0291】本実施の形態では、セレクトゲートトラン ジスタS1, S2は、電荷蓄積層26ssL, 26 G S L を有しており、セレクトゲートトランジスタS 1, S2のデバイス構造は、メモリセルM0, M1, · ・・M15のデバイス構造と実質的に同じとなってい る。また、セレクトゲートトランジスタS1、S2のセ 40 レクトゲート線SSL、GSLが配置される配線層は、 メモリセルMO、M1、・・・M15のコントロールゲ ート線WLO, WL1, ···WL15が配置される配 線層と同じになっている。

【0292】なお、本実施の形態では、1ブロック内の セルユニット45に接続されるセレクトゲート線の数 は、2本であるが、少なくとも1本存在すれば足りる。 また、素子の高密度化を考慮すると、セレクトゲート線 SSL, GSLは、コントロールゲート線(ワード線) WLO, WL1, ···WL15に平行に配置するのが 50 絶縁膜24)に対して自己整合的に形成される。

望ましい。

【0293】本実施の形態では、1セルユニット45内 には、並列接続された16 (=24) 個のメモリセルが 配置されているが、1セルユニット45内に配置される メモリセル数は、1個以上であればよい。但し、nビッ トアドレス信号により1セルユニット45内のメモリセ ルMO、M1、・・・M15を選択することを考慮すれ ば、1セルユニット45内には、2 m個(nは正の整 数)のメモリセルを配置することが望ましい。

【0294】次に、図24乃至図26に示す半導体メモ リのデバイス構造について具体的に説明する。

【0295】p型シリコン基板21内には、n型ウェル 領域(n型シリコン領域)22が形成され、n型ウェル 領域22内には、p型ウェル領域(p型シリコン領域) 23が形成される。このようなウェル構造は、ダブルウ ェル構造又はツインウェル構造と呼ばれる。

【0296】p型ウェル領域23は、p型不純物(例え ば、ボロン)を含んでおり、その不純物濃度は、1×1 014 ~ 1×1019 atoms/cm3の範囲内 20 の所定値に設定される。p型ウェル領域23上には、例 えば、0.5~10nmの厚さを有するゲート絶縁膜2 5, 25ss1, 25gs1が形成される。ゲート絶縁 膜25,25ssェ,25gsェは、シリコン酸化膜又 はオキシナイトライド膜から構成される。

【0297】ゲート絶縁膜25、25ss1、25 GSL上には、例えば、4nm~50nmの厚さを有す る電荷蓄積層26,26ssL,26gsLが形成され る。本実施の形態では、電荷蓄積層26,26ssL, 26cs L は、シリコン窒化膜から構成される。

【0298】電荷蓄積層26,26ssl,26gsl 上には、例えば、2nm~30nmの厚さを有するプロ ック絶縁膜40,40ssl,40gslが形成され る。プロック絶縁膜40,40ssL,40csLは、 シリコン酸化膜又はオキシナイトライド膜から構成され る。

【0299】ブロック絶縁膜40,40ssL,40 GSL上には、n型不純物 (例えば、リン、砒素) 又は p型不純物(例えば、ボロン)を含み、その不純物濃度 が、1×10¹⁷ ~ 1×10²¹ atoms/cm 3の範囲内の所定値に設定されたポリシリコン層41, 41ssr, 41csrが形成される。ポリシリコン層 41, 41sst, 41gstは、例えば、10nm~ 500 nmの厚さで形成される。

【0300】ゲート絶縁膜25,25ssl,25 GSL、電荷蓄積層26,26sSL,26gSL、ブ ロック絶縁膜40,40ssL,40gsL及びポリシ リコン層41,41sst,41cstは、シリコン酸 化膜からなる素子分離絶縁膜24に取り囲まれた素子領 域(p型シリコン領域)上に、素子領域(又は素子分離

【0301】即ち、本実施の形態では、ゲート絶縁膜2 5, 25ssr, 25csr、電荷蓄積層26, 26 ssl, 26gsl、ブロック絶縁膜40, 4 OssL, 40gsL及びポリシリコン層41, 41 SSL, 41GSLを形成した後に、これらを加工(エ ッチング)し、これらのロウ方向のエッジ部を形成する (この時点では、カラム方向のエッジ部を形成するため の加工は行っていない)。

【0302】このエッチング (RIE) においては、例 えば、p型ウェル領域23もエッチングし、p型ウェル 10 レクトゲート線27 (SSL), 27 (GSL)は、ロ 領域23内には、その表面から、例えば、0.05~ $0.5 \mu m$ の深さを有するトレンチを形成する。そし て、このトレンチ内に素子分離絶縁膜24を埋め込み、 かつ、素子分離絶縁膜24に対してCMP又はエッチバ ックを行い、素子領域及び素子分離領域を区画する。 【0303】このように、ゲート絶縁膜25,25 SSL, 25GSL、電荷蓄積層26, 26SSL, 2 6gsL、ブロック絶縁膜40,40ssL,40 GSL及びポリシリコン層41,41ssL,41 GSLは、シリコン酸化膜からなる素子分離絶縁膜24 20 に取り囲まれた素子領域上に、素子領域又は素子分離領 域に対して自己整合的に形成される。また、ゲート絶縁 膜25,25ssl,25csl、電荷蓄積層26,2 6ssl, 26gsl、ブロック絶縁膜40, 40 ssl, 40gsl及びポリシリコン層41, 41 SSL, 41GSLは、表面が平坦なp型ウェル領域2 3上に形成されるため、メモリセル構造の均一性が向上 し、メモリセルの特性を揃えることができる。

【0304】さらに、ポリシリコン層41上には、ロウ 1, · · · M15のポリシリコン層41を互いに電気的 に接続するコントロールゲート線27(WLO),・・・ ·27 (WL15) が形成される。 コントロールゲート 線27 (WLO), ···27 (WL15)は、低抵抗 材料、例えば、WSi(タングステンシリサイド)、N iSi、MoSi、TiSi、CoSiなどの金属シリ サイドから構成される。

【0305】同様に、ポリシリコン層41ssL,41 GSL上には、ロウ方向に延び、ロウ方向に配置される セレクトゲートトランジスタS1, S2のポリシリコン 40 s/cm³ の範囲内の所定値に設定される。また、n 層41ssl,41gslを互いに電気的に接続するセ レクトゲート線27 (SSL), 27 (GSL) が形成 される。セレクトゲート線27 (SSL), 27 (GS L)は、低低抗材料、例えば、WSi(タングステンシ リサイド)、NiSi、MoSi、TiSi、CoSi などの金属シリサイドから構成される。

【0306】即ち、本実施の形態では、メモリセルのコ ントロールゲート電極及びセレクトゲートトランジスタ の制御電極は、共に、不純物濃度が1×10¹⁷~1 ×10²¹ atoms/cm³のポリシリコン層4

1,41ssl,41gslと、WSi(タングステン シリサイド)、NiSi、MoSi、TiSi、CoS iなどの金属シリサイドとのスタック構造となってい る。

【0307】なお、コントロールゲート線27 (WL 0), ···27 (WL15) 及びセレクトゲート線2 7 (SSL), 27 (GSL) の厚さは、例えば、10 nm~500nmに設定される。また、コントロールゲ ート線27 (WLO), ···27 (WL15) 及びセ ウ方向に配置される複数のセルユニットからなる1ブロ ックのロウ方向の端部から端部まで延びている。

【0308】コントロールゲート線27(WLO),・ · · 27 (WL15) 及びセレクトゲート線27 (SS し), 27 (GSL) 上には、ゲート加工時のマスクと なるキャップ絶縁膜48が形成される。

【0309】このキャップ絶縁膜48をマスクにして、 ゲート絶縁膜25,25ssl,25gsl、電荷蓄積 層26, 26ssl, 26gsl、ブロック絶縁膜4 O, 40ssL, 40gsL、ポリシリコン層41, 4 1ssl, 41gsl及び制御線 (コントロールゲート 線及びセレクトゲート線)27(WLO), ···27 (WL15), 27 (SSL), 27 (GSL)をエッ チングすると、これらのカラム方向のエッジ部が形成さ ns.

【0310】そして、MONOS型EEPROMセル (メモリセル)は、n型拡散層28、電荷蓄積層26、 ポリシリコン層41及びコントロールゲート線27 (W L0), ···27 (WL15) により構成される。ま 方向に延び、ロウ方向に配置されるメモリセルM0,M 30 た、セレクトゲートトランジスタも、n型拡散層28, 28s, 28a、電荷蓄積層26ssL, 26csL、 ポリシリコン層41ssL,41gsL及びセレクトゲ ート線27 (SSL), 27 (GSL) により構成され

> 【0311】MONOS型EEPROMセルのゲート長 は、0.01 µm~0.5 µmの範囲内の所定値に設定 される。n型拡散層28,28s,28aは、n型不純 物(例えば、リン、砒素、アンチモンなど)を含み、そ の表面濃度は、1×10¹⁷~ 1×10²¹ atom 型拡散層28,288,284の深さは、例えば、10 nm~500nmの範囲内の所定値に設定される。

> 【0312】n型拡散層 (ソース/ドレイン) 28は、 並列接続された複数個(本例では、16個)のメモリセ ルにより共有され、その結果、複数の並列接続されたメ モリセルからなるANDセル構造が実現される。また、 n型拡散層28s, 28aは、カラム方向に互いに隣接 する2つのセルユニットにより共有される。

【0313】また、n型拡散層28上には、例えば、5 50 ~200 n mの厚さのシリコン酸化膜又はオキシナイト

ライド膜からなる層間絶縁膜が形成される。

【0314】セレクトゲートトランジスタのゲート長 は、MONOS型EEPROMセル (メモリセル) のゲ ート長よりも長くなるように設定される。例えば、セレ クトゲートトランジスタのゲート長は、0.02μm~ 1 μmの範囲内の所定値に設定される。このように、セ レクトゲートトランジスタのゲート長をメモリセルのゲ ート長よりも長くすることにより、 ブロック選択/非選 択時のオン/オフ比を十分に大きくできるため、誤書き 込みや誤読み出しを防止できる。

【0315】本実施の形態に関わるデバイス構造の特徴 は、セレクトゲートトランジスタとメモリセルが、共 に、MONOS型MOSFETから構成されている点に ある。また、本実施の形態に関わるデバイス構造の特徴 は、セレクトゲートトランジスタのセレクトゲート線2 7 (SSL), 27 (GSL) がMONOS型EEPR OMセル (メモリセル) のコントロールゲート線27 (WLO), · · · 27 (WL15) と同じ層に形成さ れている点にある。

5及び電荷蓄積層26の厚さは、それぞれセレクトゲー トトランジスタの絶縁膜25SSL, 25GSL及び電 荷蓄積層26SSL,26GSLの厚さと実質的に同じ になっている。つまり、メモリセルとセレクトゲートト ランジスタにおいて、同時に、絶縁膜25、2588 L, 25GSL及び電荷蓄積層26, 26SSL, 26 GSLを形成できるため、製造工程が短く、プロセスコ ストを下げることができる。

【0317】さらに、カラム方向に互いに隣接する2つ ジスタを含む) の間には、電荷蓄積層26,26SS L, 26GSLが形成されていない。このため、カラム 方向に互いに隣接する2つのMOSFETの間の絶縁膜 に電子が蓄積されることもない。

【0318】セルユニット内の最もビット線側のn型拡 散層(ドレイン電極)28a は、ビット線(データ転送 線)BLに接続される。ビット線BLは、例えば、不純 物を含む導電性ポリシリコン、タングステン、タングス テンシリサイド、チタン、チタンナイトライド、アルミ ニウムなどから構成される。セルユニット内の最もソー 40 内の非選択メモリセルをオフ状態にする点にある。 ス線側のn型拡散層 (ソース電極) 28 g は、ソース線 に接続される。

【0319】メモリセル及びセレクトゲートトランジス 夕は、層間絶縁膜28によって覆われている。 ビット線 36 (BL)は、例えば、ダマシンプロセスにより、層 間絶縁膜28に設けられた配線溝内に形成される。層間 絶縁膜28は、例えば、SiO2やSiNなどから構成 される。

【0320】ビット線36 (BL)上には、例えば、

成される。そして、ビット線36 (BL)及び上部配線 は、それぞれ、例えば、SiO2、SiN、ポリイミド などの絶縁膜から構成される保護膜 (パッシベーション 膜)37に覆われる。

46

【0321】なお、このようなデバイス構造において、 p型ウェル領域23とp型半導体基板21の間には、n 型ウェル領域22が配置されている。このため、p型ウ ェル領域23の電位は、p型半導体基板21の電位とは 独立に、設定することができる。その結果、例えば、消 10 去時に、昇圧回路(ブースタ)の消費電力を減らすこと ができる。

【0322】本実施の形態においては、ポリシリコン層 41,41ssl,41gslのロウ方向のエッジ部を 形成し、かつ、p型ウェル領域23内にトレンチを形成 し、このトレンチ内に素子分離絶縁膜24を埋め込んだ 後に、ロウ方向に延びるコントロールゲート線27(W L0), ···27 (WL15) 及びセレクトゲート線 27 (SSL), 27 (GSL) を形成している。

【0323】従って、図25及び図26に示すように、 【0316】本実施の形態では、メモリセルの絶縁膜2 20 コントロールゲート線27(WL0),・・・27(W L15) 及びセレクトゲート線27 (SSL), 27 (GSL)は、常に、p型ウェル領域23の上部に形成 され、p型ウェル領域23の近傍又は下部に形成される ことはない。

> 【0324】つまり、本実施の形態に関わるデバイス構 造では、p型ウェル領域23と素子分離絶縁膜24の境 界において、電界集中が生じ難く、また、閾値が低い寄 生トランジスタも発生し難くなっている。

【0325】本実施の形態では、ANDセル構造を採用 のMOSFET(メモリセル及びセレクトゲートトラン 30 しているため、メモリセルMO, M1, ···M15の 直列抵抗を小さく、かつ、一定にすることができ、例え ば、メモリセルに記憶されるデータを多値化 (multi-l evel) した場合に、メモリセルの閾値を安定させるた めに都合がよい。

> 【0326】本実施の形態に関わるデバイス構造におい ても、上述の第1実施の形態と同様に、セレクトゲート トランジスタS1、S2の閾値の設定を行うことができ る。閾値の設定時において、ANDセル構造を採用した 場合の動作の特徴は、読み出し動作時に、選択ブロック

> 【0327】即ち、NANDセル構造では、読み出し動 作時、選択ブロック内の非選択メモリセルは、オン状態 になる。この点以外の動作は、ANDセル構造を採用し た場合とNANDセル構造を採用した場合で同じとな る。従って、ANDセル構造を採用した場合にも、例え ば、図11及び図12に示すフローチャートにより、セ レクトゲートトランジスタS1, S2の閾値の設定が可 能である。

【0328】なお、本実施の形態においては、メモリセ W、Al、Cuなどの金属から構成される上部配線が形 50 ルMO, M1, ···M15の間には、電荷蓄積層26 線層と同じになっている。

が配置されていない。よって、電荷蓄積層26は、導電 体、例えば、P、As又はBがドープされたSi、Si Ge、Geでもよいし、SiN以外の絶縁膜、例えば、 チタンオキサイド、タンタルオキサイド、アルミナなど でもよい。

【0329】[第5実施の形態]図28は、本発明の第 5実施の形態に関わるAND型EEPROMのセルアレ イ構造の平面図を示している。図29は、図28のXX IX-XXIX線に沿う断面図、図30は、図28のX のデバイスの等価回路は、図27に示すようになる。

【0330】なお、図28乃至図30に示すデバイスに おいて、図24乃至図26に示すデバイスと同じ部分に は同じ符号を付しておく。

【0331】本実施の形態に関わるデバイスの特徴は、 上述の第2実施の形態に関わるデバイスに比べると、電 荷蓄積層26,26ssL,26gsLが、素子分離絶 縁膜24上及び素子分離絶縁膜24に取り囲まれた素子 領域上の全体に形成されている点にある。

【0332】複数個(本例では、16個)のメモリセル 20 MO, M1, ···M15は、ノードAとノードBの間 に並列に接続される。ノードAは、セレクトゲートトラ ンジスタS1を経由してビット線(データ転送線)BL に接続される。また、ノードBは、セレクトゲートトラ ンジスタS2を経由してソース線SLに接続される。メ モリセルMO、M1、・・・M15及びセレクトゲート トランジスタS1、S2は、共に、p型ウェル領域23 上に形成される。

【0333】メモリセルMO, M1, ・・・M15のコ 夕選択線、即ち、ワード線)WLO, WL1, ・・・W L15に接続される。コントロールゲート線WLO, W L1, ···WL15は、ロウ方向に延び、1ブロック 内の複数のセルユニットに接続される。

【0334】セレクトゲートトランジスタS1、S2の セレクトゲート電極は、セレクトゲート線SSL、GS Lに接続される。セレクトゲート線SSL, GSLは、 ロウ方向に延び、1ブロック内の複数のセルユニットに 接続される。セレクトゲート線SSL、GSLは、ブロ ックの選択を行い、選択されたブロック内のセルユニッ 40 トをビット線BLに電気的に接続する機能を有する。

【0335】本実施の形態では、セレクトゲートトラン ジスタS1, S2は、電荷蓄積層26ssL, 26 GSLを有しており、セレクトゲートトランジスタS 1, S2のデバイス構造は、メモリセルM0, M1, ・ ··M15のデバイス構造と実質的に同じとなってい る。また、セレクトゲートトランジスタS1、S2のセ レクトゲート線SSL、GSLが配置される配線層は、 メモリセルMO, M1, ···M15のコントロールゲ ート線WL0, WL1, \cdots WL15が配置される配 50 セルアレイ領域) 23上の全体に形成されていても、E

【0336】なお、本実施の形態では、1ブロック内の セルユニット45に接続されるセレクトゲート線の数 は、2本であるが、少なくとも1本存在すれば足りる。 また、素子の高密度化を考慮すると、セレクトゲート線 SSL, GSLは、コントロールゲート線(ワード線) WLO、WL1、・・・WL15に平行に配置するのが 望ましい。

48

【0337】本実施の形態では、1セルユニット45内 XX-XXX線に沿う断面図である。 図28乃至図30 10 には、並列接続された16 (=24) 個のメモリセルが 配置されているが、1セルユニット45内に配置される メモリセル数は、1個以上であればよい。但し、nビッ トアドレス信号により1セルユニット45内のメモリセ ルMO、M1、・・・M15を選択することを考慮すれ ば、1セルユニット45内には、2n個(nは正の整 数) のメモリセルを配置することが望ましい。

> 【0338】次に、図28乃至図30に示す半導体メモ リのデバイス構造について具体的に説明する。

【0339】p型シリコン基板21内には、n型ウェル 領域(n型シリコン領域)22が形成され、n型ウェル 領域22内には、p型ウェル領域(p型シリコン領域) 23が形成される。このようなウェル構造は、ダブルウ ェル構造又はツインウェル構造と呼ばれる。

【0340】p型ウェル領域23は、p型不純物 (例え ば、ボロン)を含んでおり、その不純物濃度は、1×1 014 ~ 1×1019 atoms/cm3の範囲内 の所定値に設定される。p型ウェル領域23上には、例 えば、0.5~10nmの厚さを有するゲート絶縁膜2 5,25ss1,25gs1が形成される。ゲート絶縁 ントロールゲート電極は、コントロールゲート線 (デー 30 膜25, 25ssr, 25gsrは、シリコン酸化膜又 はオキシナイトライド膜から構成される。

> 【0341】ゲート絶縁膜25,25ssL,25 GSL上には、例えば、4nm~50nmの厚さを有す る電荷蓄積層26,26ssL,26gsLが形成され る。本実施の形態では、電荷蓄積層26,26ssL, 26 g s L は、シリコン窒化膜から構成される。

> 【0342】電荷蓄積層26,26ssL,26gsL 上には、例えば、2nm~30nmの厚さを有するブロ ック絶縁膜40,40ssL,40gsLが形成され る。ブロック絶縁膜40,40ssL,40gsLは、 シリコン酸化膜又はオキシナイトライド膜から構成され

> 【0343】本実施の形態では、電荷蓄積層26,26 ssl, 26csl 及びブロック絶縁膜40, 40 ssl, 40cslは、p型ウェル領域 (メモリセルア レイ領域) 23上の全体に形成される。

> 【0344】ここで、電荷蓄積層26,26ss1,2 6GSLは、絶縁体から構成されるため、電荷蓄積層2 6,26ss1,26cs1がp型ウェル領域(メモリ

EPROMの動作上、全く問題はない。

【0345】これらゲート絶縁膜25,25ssl,2 5csl、電荷蓄積層26,26ssl,26csl及 びブロック絶縁膜40,40ssl,40cslは、以 下のようにして形成される。

【0346】まず、p型ウェル領域23に、0.05~0.5μmの深さを有するトレンチを形成した後、このトレンチ内に素子分離絶縁膜24を埋め込む。この後、素子分離絶縁膜24の表面がp型ウェル領域23の表面とほぼ等しくなるまで、素子分離絶縁膜24の平坦化処10理(エッチバック、CMPなど)を行う。そして、層間絶縁膜46を形成した後、素子分離絶縁膜24に取り囲まれた素子領域上に、ゲート絶縁膜25,25ssL,25gsLを形成する。

【0347】この後、ゲート絶縁膜25,25ssL, 25csL上及び層間絶縁膜46上に、電荷蓄積層26 となるシリコン窒化膜を形成し、さらに、続けて、電荷 蓄積層26上に、ブロック絶縁膜40を形成する。

【0348】このような方法では、まず、STI構造の素子分離絶縁膜24が形成された後に、ゲート絶縁膜2 20 5,25ssl,25gsl、電荷蓄積層26,26 ssl,26gsl及びブロック絶縁膜40,40 ssl,40gslが形成される。このため、素子分離絶縁膜24を形成するためのトレンチのアスペクト比を小さくすることができ、トレンチ内に完全に素子分離絶縁膜24を埋め込めるため、素子分離耐圧の向上を図ることができる。

【0349】プロック絶縁膜40,40ssL,40 gsL上には、例えば、ポリシリコン層からなるコントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)が形成される。

【0350】この場合、ボリシリコン層は、n型不純物 (例えば、リン、砒素)又はp型不純物 (例えば、ボロン)を含み、その不純物濃度が、 $1\times10^{17}\sim1\times10^{21}$ atoms/cm³の範囲内の所定値に設定される。コントロールゲート線27 (WL0), · · · 27 (WL15)及びセレクトゲート線27 (SSL), 27 (GSL)は、例えば、 $10\,nm\sim500\,nm$ の厚さで形成される。

【0351】コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)は、ポリシリコン層ではなく、例えば、WSi(タングステンシリサイド)、NiSi、MoSi、TiSi、CoSiなどの金属シリサイドから構成することもできる。また、コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)は、ポリシリコンと金属シリサイドの積層構造から構成されていてもよい。

【0352】コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)上には、ゲート加工時のマスクとなるキャップ絶縁膜48が形成される。

【0353】このキャップ絶縁膜48をマスクにして、コントロールゲート線27(WL0),・・・27(WL15)及びセレクトゲート線27(SSL),27(GSL)をエッチングすると、これらのカラム方向のエッジ部が形成される。

【0354】そして、MONOS型EEPROMセル (メモリセル)は、n型拡散層28、電荷蓄積層26及 びコントロールゲート線27 (WL0),・・・27 (WL15)により構成される。また、セレクトゲートトランジスタも、n型拡散層28,28s,28a、電荷蓄積層26ssL,26gsL及びセレクトゲート線27 (SSL),27 (GSL)により構成される。

【0355】MONOS型EEPROMセルのゲート長は、0.01 μ m~0.5 μ mの範囲内の所定値に設定される。n型拡散層28,28s,28s,28sは、n型不純物 (例えば、リン、砒素、アンチモンなど)を含み、その表面濃度は、 1×10^{17} ~ 1×10^{21} atom s/cm^3 の範囲内の所定値に設定される。また、n型拡散層28,28s,28s,28s0深さは、例えば、10nm~500nmの範囲内の所定値に設定される。

【0356】n型拡散層(ソース/ドレイン)28は、並列接続された複数個(本例では、16個)のメモリセルにより共有され、その結果、複数の並列接続されたメモリセルからなるANDセル構造が実現される。また、n型拡散層28。,28aは、カラム方向に互いに隣接30 する2つのセルユニットにより共有される。

【0357】セレクトゲートトランジスタのゲート長は、MONOS型EEPROMセル (メモリセル) のゲート長よりも長くなるように設定される。例えば、セレクトゲートトランジスタのゲート長は、0.02μm~1μmの範囲内の所定値に設定される。このように、セレクトゲートトランジスタのゲート長をメモリセルのゲート長よりも長くすることにより、ブロック選択/非選択時のオン/オフ比を十分に大きくできるため、誤書き込みや誤読み出しを防止できる。

0 【0358】本実施の形態に関わるデバイス構造の特徴は、セレクトゲートトランジスタとメモリセルが、共に、MONOS型MOSFETから構成されている点にある。また、本実施の形態に関わるデバイス構造の特徴は、セレクトゲートトランジスタのセレクトゲート線27(SSL),27(GSL)がMONOS型EEPROMセル(メモリセル)のコントロールゲート線27(WL0),・・・27(WL15)と同じ層に形成されている点にある。

【0359】本実施の形態では、メモリセルのゲート絶 50 縁膜25及び電荷蓄積層26の厚さは、それぞれセレク

トゲートトランジスタのゲート絶縁膜25SSL、25 GSL及び電荷蓄積層26SSL, 26GSLの厚さと 実質的に同じになっている。つまり、メモリセルとセレ クトゲートトランジスタにおいて、同時に、ゲート絶縁 膜25,25SSL,25GSL及び電荷蓄積層26, 26SSL, 26GSLを形成できるため、製造工程が 短く、プロセスコストを下げることができる。

【0360】さらに、n型拡散層28上には、5nmか ら200nmの厚さの層間絶縁膜46が形成される。セ ルユニット内の最もビット線側のn型拡散層(ドレイン 10 形成する際に、電荷蓄積層26,26ggェ,26 電極) 28a は、ビット線 (データ転送線) BLに接続 される。ビット線BLは、例えば、不純物を含む導電性 ポリシリコン、タングステン、タングステンシリサイ ド、チタン、チタンナイトライド、アルミニウムなどか ら構成される。セルユニット内の最もソース線側のn型 拡散層(ソース電極)28。は、ソース線に接続され る。

【0361】メモリセル及びセレクトゲートトランジス タは、層間絶縁膜28によって覆われている。 ビット線 36 (BL)は、例えば、ダマシンプロセスにより、層 20 間絶縁膜28に設けられた配線溝内に形成される。層間 絶縁膜28は、例えば、SiO2やSiNなどから構成

【0362】ビット線36 (BL)上には、例えば、 W、A1、Cuなどの金属から構成される上部配線が形 成される。そして、ビット線36 (BL)及び上部配線 は、それぞれ、例えば、SiO2、SiN、ポリイミド などの絶縁膜から構成される保護膜(パッシベーション 膜)37に覆われる。

【0363】なお、このようなデバイス構造において、 p型ウェル領域23とp型半導体基板21の間には、n 型ウェル領域22が配置されている。このため、p型ウ ェル領域23の電位は、p型半導体基板21の電位とは 独立に、設定することができる。その結果、例えば、消 去時に、昇圧回路(ブースタ)の消費電力を減らすこと ができる。

【0364】本実施の形態のデバイス構造では、電荷蓄 積層26が素子分離絶縁膜24上及び素子分離絶縁膜2 4に取り囲まれた素子領域上に配置され、全てのセルユ ニット内のトランジスタの電荷蓄積層26が、互いに一 40 体化されている。このため、本実施の形態においては、 電荷蓄積層26は、絶縁体、例えば、SiN、チタンオ キサイド、タンタルオキサイド、アルミナなどに限定さ

【0365】また、従来のフローティングゲート電極を 有するEEPROMとは異なり、電荷蓄積層26が絶縁 体から構成されるため、互いに隣接する2つのトランジ スタ (メモリセル及びセレクトゲートトランジスタ) の 間のリーク電流を防止するための側壁絶縁膜43は、十 分に厚く形成する必要がない。

【0366】つまり、本実施の形態のデバイス構造によ れば、側壁絶縁膜43の厚さを薄くすることができるた め、セルユニット内の2つのトランジスタの距離を狭め ることができ、素子の高密度化及びチップサイズの縮小

【0367】また、セレクトゲートトランジスタS1, S2のセレクトゲート線27 (SSL, 27 (GSL) 及びメモリセルMO、M1、・・・M15のコントロー ルゲート線27 (WLO), ···27 (WL15)を G S L の側壁が露出することがないため、電荷蓄積層2 6,26ssL,26gsLの汚染やリーク電流を防止 でき、さらに、ソースエッジ又はドレインエッジの電界 集中による異常書き込みや異常消去を減少させることが できる。

【0368】また、本実施の形態では、STI構造の素 子分離絶縁膜24を形成した後に、ゲート絶縁膜25, 25ssl, 25gsl、電荷蓄積層(絶縁膜) 26, 26ssl, 26gsl及びブロック絶縁膜40, 40 SSL、40GSLが形成されるため、これら絶縁膜 が、素子分離絶縁膜24を形成する際の熱工程にさらさ れることがない。

【0369】従って、プロセスダメージなしに、良好な 膜質のゲート絶縁膜25,25ggょ,25ggょ、電 荷蓄積層26,26ssL,26GsL及びブロック絶 縁膜40,40ss1,40cs1を形成することがで きる。

【0370】また、本実施の形態では、電荷蓄積層2 6,26ssL,26gsLは、p型ウェル領域 (メモ 30 リセルアレイ領域) 23上の全体に形成され、電荷蓄積 層26、26ggょ、26ggょを加工するプロセスが 存在しないため、電荷蓄積層26,26ss1,26 GSLのダメージの発生がなく、電荷保持特性の向上に 貢献することができる。

【0371】さらに、セレクトゲートトランジスタS 1, S2のセレクトゲート線27 (SSL, 27 (GS L) 及びメモリセルMO, M1, ···M15のコント ロールゲート線27 (WLO), ···27 (WL1 5) のみについて加工すればよく、ゲート絶縁膜25,

25ssL, 25gsL、電荷蓄積層26, 2 6ssl, 26csl 及びブロック絶縁膜40, 40 ssl,40gslについては、加工する必要がない。 【0372】このため、ゲート加工後に形成されるトラ ンジスタ間の段差が小さくなり、その結果、互いに隣接 する2つのゲート電極の間隔を狭めることができ、素子 の高密度化に貢献できる。また、2つのゲート電極の間 の溝を層間絶縁膜28で埋め込まなければならないが、 本実施の形態によれば、この溝のアスペクト比を小さく することができるため、2つのゲート電極間の溝に完全 50 に層間絶縁膜28を埋め込むことができる。

【0373】また、本実施の形態では、ANDセル構造 を採用しているため、メモリセルMO、M1、・・・M 15の直列抵抗を小さく、かつ、一定にすることがで き、例えば、メモリセルに記憶されるデータを多値化 (multi-level) した場合に、メモリセルの閾値を安 定させるために都合がよい。

【0374】本実施の形態に関わるデバイス構造におい ても、上述の第1実施の形態と同様に、セレクトゲート トランジスタS1、S2の閾値の設定を行うことができ 場合の動作の特徴は、読み出し動作時に、選択ブロック 内の非選択メモリセルをオフ状態にする点にある。

【0375】即ち、NANDセル構造では、読み出し動 作時、選択ブロック内の非選択メモリセルは、オン状態 になる。この点以外の動作は、ANDセル構造を採用し た場合とNANDセル構造を採用した場合で同じとな る。従って、ANDセル構造を採用した場合にも、例え ば、図11及び図12に示すフローチャートにより、セ レクトゲートトランジスタS1, S2の閾値の設定が可 能である。

【0376】[その他]以上の全ての実施の形態に関し て、セレクトゲートトランジスタS1,S2のセレクト ゲート線SSL, GSLと、メモリセルMO, M1, ・ ··M15のコントロールゲート線WL0, WL1, · ・・WL15は、同じ配線層内に形成されるため、セレ クトゲート線SSL、GSL及びコントロールゲート線 WLO, WL1, ···WL15の配線抵抗を、共に、 低く設定することができる。

【0377】即ち、セレクトゲート線SSL,GSL及 びコントロールゲート線WLO, WL1, ···WL1 30 5に対して、ポリサイドプロセスや、サリサイドプロセ スなどのゲート配線の抵抗値を低くするプロセスを採用 することができると共に、セレクトゲート線SSL、G SL及びコントロールゲート線WLO, WL1, ··· WL15を同時に形成できるため、製造ステップ数の削 減によりコストの低減を図ることができる。

【0378】また、セレクトゲート線SSL,GSL及 びコントロールゲート線WLO, WL1, ···WL1 5は、1回のPEP (Photo Engraving Process)及 時のセレクトゲート線SSL, GSLとコントロールゲ ート線WLO, WL1, ···WL15の合せずれの問 題も発生しない。

【0379】また、セレクトゲート線SSL, GSLの 低抵抗化のために、セレクトゲート線SSL、GSL上 にいわゆる低抵抗の裏打ち配線が必要ないため、配線層 の数を減らすことができる。また、セレクトゲート線S SL, GSLと裏打ち配線のコンタクト部 (シャント領 域)も不要なため、チップ面積を削減でき、かつ、コン タクト不良や断線不良の問題もなくすことができる。

【0380】さらに、フローティングゲート電極ではな く、例えば、絶縁体から構成される電荷蓄積層26を用 いているため、いわゆるスリット作成プロセスなどが不じ 要であり、プロセスの簡略化を実現できる。また、セレ クトゲートトランジスタの製造プロセスとメモリセルの 製造プロセスを完全に共通化できる。

【0381】また、セレクトゲート線SSL, GSLと 裏打ち配線のコンタクト部 (シャント領域) が不要なた め、例えば、ビット線/ソース線コンタクト部を挟み込 る。閾値の設定時において、ANDセル構造を採用した 10 む2本のセレクトゲート線SSL, GSLの間隔は、メ モリセルのコントロールゲート線WLO, WL1, ·· ·WL15の間隔に等しくすることができる。

> 【0382】なお、本発明は、上述の実施の形態に限定 されない。

【0383】例えば、素子分離絶縁膜25を含む絶縁膜 の形成方法に関しては、シリコン (Si)を、シリコン 酸化膜やシリコン窒化膜に変換する方法の他、酸素イオ ンをシリコン内に注入する方法や、堆積されたシリコン を酸化する方法などを用いることもできる。

【0384】また、電荷蓄積層26は、TiO2、A1 20 203、タンタル酸化膜、チタン酸ストロンチウム、チ タン酸バリウム、チタン酸ジルコニウム鉛、又は、これ らの積層膜を用いてもよい。

【0385】また、上述の各実施の形態では、p型半導 体基板 (シリコン基板) 21を採用したが、これに代え て、例えば、n型シリコン基板、SOI (Silicon On Insulator) 基板、シリコンを含む単結晶半導体基板 (SiGe混晶基板、SiGeC混晶基板など)を採用 してもよい。

【0386】さらに、メモリセルMO, M1, ···M 15及びセレクトゲートトランジスタS1, S2は、p 型ウェル領域23内に形成される nチャネルトランジス タから構成されているが、これに代えて、n型ウェル領 域(n型半導体基板でもよい)内に形成されるpチャネ ルトランジスタから構成されていてもよい。この場合、 上述の各実施の形態においては、n型をp型に置き換 え、p型をn型に置き換えればよい。

【0387】メモリセルのコントロールゲート電極及び セレクトゲートトランジスタのセレクトゲート電極は、 びRIEによりパターニングできるため、リソグラフィ 40 Si半導体、SiGe混晶又はSiGeC混晶から構成 されていてもよく、また、TiSi、NiSi、CoS

i、TaSi、WSi、MoSiなどのシリサイド(又 はポリサイド) から構成されていてもよく、また、T i、A1、Cu、TiN、Wなどの金属から構成されて いてもよく、また、多結晶材料から構成されていてもよ く、さらに、これらの積層構造から構成されていてもよ

【0388】また、メモリセルのコントロールゲート電 極及びセレクトゲートトランジスタのセレクトゲート電 50 極は、アモルファスSi、アモルファスSiGe混晶若 しくはアモルファスSiGeC混晶、又は、これらの積層構造から構成されていてもよい。メモリセルMO, M 1,・・・M15及びセレクトゲートトランジスタS 1,S2の電荷蓄積層26,26ssL,26

g s L は、複数のドット状の部材の集合から構成されていてもよい。

【0389】その他、本発明は、その要旨を逸脱しない 範囲で、様々に変形して実施することができる。 【0390】

【発明の効果】以上、説明したように、本発明の半導体 10 メモリによれば、セレクトゲートトランジスタS1, S 2のセレクトゲート線SSL, GSLとメモリセルM 0, M1,・・・M15のコントロールゲート線WL 0, WL1,・・・WL15は、同じ配線層内に形成でき、セレクトゲート線SSL, GSL及びコントロールゲート線WL0, WL1,・・・WL15の配線抵抗を同時に下げることができる。

【0391】即ち、セレクトゲート線SSL, GSL及びコントロールゲート線WLO, WL1,・・・WL1 5に対して、ポリサイドプロセスや、サリサイドプロセ 20 スなどのゲート配線の低抵抗プロセスを共通に用いることができ、配線抵抗の低下と共に製造ステップ数の削減を実現できる。

【0392】また、セレクトゲート線SSL, GSLとコントロールゲート線WLO, WL1, ・・・WL15は、1回のリソグラフィにより形成されるマスクを用いて同時に加工できるため、セレクトゲート線SSL, GSLとコントロールゲート線WLO, WL1, ・・・WL15の合せずれの問題がなく、チップ面積が増大することもない。

【0393】また、セレクトゲート線SSL, GSLの 低抵抗化のために、セレクトゲート線SSL, GSL上 にいわゆる低抵抗の裏打ち配線が必要ないため、配線層 の数を減らすことができる。また、セレクトゲート線S SL, GSLと裏打ち配線のコンタクト部(シャント領 域)も不要なため、チップ面積を削減でき、かつ、コン タクト不良や断線不良の問題もなくすことができる。

【0394】さらに、フローティングゲート電極ではなく、例えば、絶縁体から構成される電荷蓄積層26を用いているため、いわゆるスリット作成プロセスなどが不 40要であり、プロセスの簡略化を実現できる。また、セレクトゲートトランジスタの製造プロセスとメモリセルの製造プロセスを完全に共通化できる。

【0395】また、セレクトゲート線SSL、GSLと 裏打ち配線のコンタクト部(シャント領域)が不要なた め、例えば、ビット線/ソース線コンタクト部を挟み込 む2本のセレクトゲート線SSL、GSLの間隔は、メ モリセルのコントロールゲート線WLO、WL1、・・ ・WL15の間隔に等しくすることができる。

【図面の簡単な説明】

56 【図1】本発明の第1実施の形態に関わるNAND型E EPROMの平面図。

【図2】図1のII-II線に沿う断面図。

【図3】図1のIIIII は線に沿う断面図。

【図4】図1のIV-IV線に沿う断面図。

【図5】図1乃至図4のデバイスの1セルユニット分の等価回路を示す図。

【図6】メモリセルアレイ及びドライバのレイアウトの 一例を示すブロック図。

10 【図7】本発明に関わるトランジスタのデバイス構造を 示す断面図。

【図8】図7のデバイスの消去時のバンド状態を示す 図

【図9】図7のデバイスの書き込み時のバンド状態を示す図。

【図10】本発明のデバイスの消去/書き込み後の閾値 分布を示す図。

【図11】本発明のトランジスタに対する閾値設定方法 の第1例を示す図。

0 【図12】本発明のトランジスタに対する関値設定方法 の第2例を示す図。

【図13】図11及び図12の消去ステップ後のセルユニットの状態を示す図。

【図14】本発明に関わるデバイスの消去時のバンド状態を示す図。

【図15】本発明に関わるデバイスの書き込み時のバンド状態を示す図。

【図16】本発明の第2実施の形態に関わるNAND型 EEPROMの平面図。

30 【図17】図16のXVII-XVII線に沿う断面図。

【図18】図16のXVIII-XVIII線に沿う断面図。

【図19】図16のXIX-XIX線に沿う断面図。

【図20】本発明の第3実施の形態に関わるNAND型 EEPROMの平面図。

【図21】図20のXXI-XXI線に沿う断面図。

【図22】図20のXXII-XXII線に沿う断面 図.

0 【図23】図20のXXIII-XXIII線に沿う断 面図

【図24】本発明の第4実施の形態に関わるAND型E EPROMの平面図。

【図25】図24のXXV-XXV線に沿う断面図。


【図26】図24のXXVI−XXVI線に沿う断面図。

【図27】図24乃至図26のデバイスの1セルユニット分の等価回路を示す図。

【図28】本発明の第5実施の形態に関わるAND型E 50 EPROMの平面図。


58


【図29】図28のXXIX-XXI	X線に沿う断面		線(ブロック選択線)、	•
☒.			28, 28 _s , 28 _d	:n型拡散層、
【図30】図28のXXX-XXX	とに沿う断面図。		28A, 37, 46	:層間絶縁膜、
【図31】 NANDセルユニットの等	価回路を示す図。		31s, 31a, 32a	: コンタクトプラ
【図32】ANDセルユニットの等価	回路を示す図。		1.	
【符号の説明】			33a	: 中間層、
21	:p型半導体基		33 (SL)	: ソース線、
板、			36 (BL)	: ビット線 (デー
22	:n型ウェル領		夕転送線)、	
域、		10	40, 40 sst, 40 gst	: ブロック絶縁
23	: p型ウェル領		膜、	
域、	×		41, 41ssl, 41gsl	: 導電性ポリシリ
24	:素子分離絶縁		コン層、	
膜、			43	:側壁絶縁膜、
25, 25sst, 25gst	: ゲート絶縁膜、		46	: ワード線ドライ
26, 26ssl, 26gsl	:電荷蓄積層、		バ、	
27 (WLO), · · · 27 (WL1	5) :コントロ		47	: ロウデコーダ、
ールゲート線(データ選択線)、			48	: キャップ絶縁




ブロックロ


ロウカ向







【図17】









フロントページの続き

F ターム(参考) 5F001 AA13 AB08 AC06 5F083 EP23 EP42 ER09 ER19 GA05 GA09 GA21 JA35 JA36 JA39 JA40 MA06 MA20 NA01 NA08

PR03 PR36 PR39 PR40